CDR: การกู้คืนสัญญาณนาฬิกาและข้อมูล

ลิงก์เชิงแสงแบบอนุกรมไม่มีสัญญาณนาฬิกาแยกต่างหาก ตัวรับต้องกู้คืนสัญญาณนาฬิกาจากกระแสข้อมูลเอง แล้วสุ่มตัวอย่างบิตใหม่ (“รีไทม์”) โดยอ้างอิงกับสัญญาณนาฬิกานั้น วงจรที่ทำหน้าที่นี้คือ CDR (การกู้คืนสัญญาณนาฬิกาและข้อมูล) ตำแหน่งที่ CDR อยู่ ไม่ว่าจะเป็นในโฮสต์หรือภายในโมดูล เป็นหนึ่งในความแตกต่างสำคัญระหว่างฟอร์มแฟกเตอร์ต่าง ๆ และบิตควบคุมของมันก็เป็นส่วนหนึ่งของหน่วยความจำที่ CodingBox อ่านและเขียนโค้ด

หน้าที่ของ CDR

สกัดสัญญาณนาฬิกา จากทรานซิชันของบิตขาเข้าด้วยวงจรล็อกเฟส
รีไทม์ข้อมูล คือสุ่มตัวอย่างแต่ละบิตใหม่ที่ขอบสัญญาณนาฬิกาที่กู้คืนมาได้ เพื่อขจัดสัญญาณรบกวนด้านจังหวะเวลา (จิตเตอร์) ที่สะสมมาระหว่างทาง
สร้างสัญญาณใหม่ให้ขอบสัญญาณสะอาดสำหรับขั้นถัดไป (ไดรเวอร์เลเซอร์ฝั่ง Tx, SerDes ของโฮสต์ฝั่ง Rx)

ดังนั้น CDR จึงทำหน้าที่เป็นจุดรีเซ็ตจิตเตอร์ ทุกลิงก์มีงบประมาณจิตเตอร์ที่แบ่งกันใช้ระหว่างลายวงจรบนแผ่น PCB ของโฮสต์ คอนเนกเตอร์ และโมดูล รีไทเมอร์ในโมดูลช่วยให้ฝั่งโฮสต์ใช้ส่วนแบ่งของตัวเองได้อย่างหลวม ๆ

ฝั่งโฮสต์หรือฝั่งโมดูล

ฟอร์มแฟกเตอร์	ตำแหน่งของ CDR	ผลที่ตามมา
XFP	ในโมดูล (อินเทอร์เฟซ XFI)	โฮสต์เรียบง่าย โมดูลไม่ขึ้นกับโปรโตคอล; โมดูลมีขนาดใหญ่กว่าและร้อนกว่า
SFP+	บนโฮสต์ (อินเทอร์เฟซ SFI)	โมดูลขนาดเล็ก เย็น ราคาถูก; โฮสต์ต้องมี CDR/EDC; สามารถใช้โมดูลเชิงเส้น (LRM) ได้
SFP28	ปกติอยู่ในโมดูล	งบประมาณจิตเตอร์ของ 25G ตึงเกินไปสำหรับแบบพึ่งโฮสต์อย่างเดียว
QSFP+ 40G	มักไม่มีในโมดูล	โฮสต์ทำหน้าที่รีไทม์ 4×10G
QSFP28 100G	CDR ฝั่ง Tx และ Rx อยู่ในโมดูล (ทั่วไป)	ควบคุมเปิด/ปิดต่อเลน; มีการแจ้งบิตCDR present
โมดูล PAM4 (QSFP56 / QSFP-DD / OSFP)	DSP — CDR ที่มีการปรับความเท่ากันและรับรู้ FEC	กำลังไฟสูง; LPO เอามันออกไปอีกครั้ง

นี่คือเหตุผลที่แท้จริงว่าทำไม SFP+ จึงเอาชนะ XFP ในงานสวิตชิงความหนาแน่นสูงที่ 10G และทำไมโมดูล 100G จึงร้อนกว่าโมดูล 40G

ตำแหน่งในหน่วยความจำของโมดูล

SFF-8636 (QSFP+/QSFP28) — ดู SFF-8636:

ไบต์	ฟิลด์	ความหมาย
129 (เพจบน 00h)	Extended Identifier, บิต 3 / 2	CDR present ใน Tx / ใน Rx
98 (เพจล่าง)	CDR control	บิต 7–4 เปิดใช้งาน CDR ฝั่ง Tx ต่อเลน, บิต 3–0 เปิดใช้งาน CDR ฝั่ง Rx ต่อเลน
5 (เพจล่าง)	LOL flags	บิต 7–4 การขาดหายของการล็อกฝั่ง Tx ต่อเลน, บิต 3–0 LOL ฝั่ง Rx ต่อเลน
194 (เพจบน 00h)	Options	ว่ามีการรองรับการควบคุมเปิด/ปิด CDR และ LOL flags หรือไม่

CMIS (QSFP-DD, OSFP, QSFP112) — เพจ 01h แจ้งการรองรับ CDR ฝั่ง Tx/Rx และว่าควบคุมบายพาสได้หรือไม่ เพจ 10h เก็บการควบคุมเปิดใช้งาน CDR ฝั่ง Tx/Rx ต่อเลน (บายพาส) และมาชีนสถานะของเส้นทางข้อมูลจะไปไม่ถึงสถานะ activated ได้ หาก CDR ที่จำเป็นไม่สามารถล็อกได้ (ปัญหาของ CMIS)

SFF-8472 (SFP/SFP+/SFP28) — ไม่มีการควบคุม CDR ตามมาตรฐาน CDR ของโมดูล (ถ้ามี) ถูกจัดการภายในตัวเอง กลไกที่เกี่ยวข้องซึ่งโฮสต์มองเห็นได้คือ การเลือกอัตรา ซึ่งสลับแบนด์วิดท์ของตัวรับระหว่างกลุ่มอัตราเร็วต่าง ๆ

เหตุใดจึงสำคัญในทางปฏิบัติ

โมดูลหลายอัตราเร็ว CDR ล็อกกับช่วงอัตราเร็วหนึ่ง ๆ โมดูล 25G ที่ใช้งานที่ 10G หรือ QSFP28 100G ที่เบรกเอาต์เป็น 4×10G ต้องมี CDR ที่รองรับอัตราเร็วที่ต่ำกว่านั้น ไม่เช่นนั้นโฮสต์ต้องบายพาสมัน (ไบต์ 98 / CMIS) “ใช้งานได้ที่ 25G แต่ใช้ไม่ได้ที่ 10G” ส่วนใหญ่มักเป็นเพราะเหตุนี้
การขาดหายของการล็อกในฐานะตัวช่วยวินิจฉัย LOL flags หมายความว่า CDR ไม่สามารถกู้คืนสัญญาณนาฬิกาได้ ไม่ว่าจะเป็นสัญญาณเสื่อมเกินไป, อัตราเร็วผิด, หรือไม่มีสัญญาณ ตรวจสอบกำลังรับ (Rx) และการตั้งค่าอัตราเร็วก่อนสงสัยว่าโมดูลมีปัญหา (ระดับ DDM)
กำลังไฟและเวลาแฝง รีไทเมอร์แต่ละตัวกินกำลังไฟ (หลักสิบถึงหลักร้อย mW ที่ 25G; หลักวัตต์สำหรับ DSP ของ PAM4) และเพิ่มเวลาแฝง ลิงก์ DAC ระยะสั้นและโครงข่ายแฟบริกที่ไวต่อเวลาแฝง มักทำงานโดยบายพาส CDR
ความสอดคล้องของการเขียนโค้ด เมื่อเขียนโค้ด QSFP28 ใหม่ บิต CDR present (ไบต์ 129) ต้องตรงกับฮาร์ดแวร์จริง โฮสต์ที่เชื่อว่ามี CDR อยู่ อาจปล่อยให้ CDR เปิดใช้งานอยู่ที่อัตราเร็วซึ่ง CDR ที่ขาดหายไปหรือต่างจากที่ระบุนั้นรับมือไม่ได้ ดู ข้อกำหนดฮาร์ดแวร์ของตระกูล QSFP

ใน CodingBox

EEPROM editor แสดงชื่อฟิลด์เหล่านี้เมื่อเลื่อนเมาส์ไปวาง — CDR present, CDR control, LOL flags, Options — ตาม SFF-8636 หรือ CMIS ทำให้คุณอ่านการตั้งค่า CDR ของโมดูลได้ ดูได้ว่าเลนใดขาดหายการล็อกหรือไม่ และรักษาบิต CDR ให้สอดคล้องกับฮาร์ดแวร์เมื่อเขียนโค้ดข้อมูลระบุตัวตน

“ลิงก์ทำงานได้ที่ 25G แต่ใช้ไม่ได้ที่ 10G” และอาการล็อกอัตราเร็วอื่น ๆ ได้รับการอธิบายไว้ใน ปัญหาความเร็ว อัตราเร็ว และโหมด

ตำแหน่งของ CDR ท่ามกลางไดรเวอร์, TIA และคอนโทรลเลอร์ และวิธีที่โมดูล PAM4 รวมมันเข้าไว้ใน DSP ที่มีการปรับความเท่ากันและเกียร์บ็อกซิง: อิเล็กทรอนิกส์ของโมดูล, การมอดูเลตและ DSP

อินเทอร์เฟซฝั่งโฮสต์ใดที่ต้องการโมดูลแบบรีไทม์ (XFI, CAUI-4 C2M, PAM4 AUI) และอินเทอร์เฟซใดที่ยอมรับโมดูลแบบเชิงเส้นได้ (SFI, LPO): ตระกูล XGMII, XAUI และ AUI

หากพบข้อมูลที่ไม่ถูกต้องหรือข้อผิดพลาดในบทความนี้ ให้เลือกข้อความส่วนนั้นแล้วกด Ctrl+Enter เพื่อ