CDR — क्लॉक और डेटा रिकवरी

एक सीरियल ऑप्टिकल लिंक में अलग क्लॉक नहीं होती: रिसीवर को ख़ुद डेटा स्ट्रीम से क्लॉक रिकवर करनी पड़ती है और फिर उसके हिसाब से बिट को दोबारा सैंपल (“रीटाइम”) करना पड़ता है। यह काम करने वाला सर्किट CDR (क्लॉक और डेटा रिकवरी) कहलाता है। CDR कहाँ बैठा है — होस्ट में या मॉड्यूल के भीतर — यह फ़ॉर्म फ़ैक्टर के बीच की एक बुनियादी फ़र्क़ है, और उसके कंट्रोल बिट उसी मेमोरी का हिस्सा हैं जिसे CodingBox पढ़ता और कोड करता है।

CDR क्या करता है

फ़ेज़-लॉक्ड लूप के ज़रिए आती हुई बिट ट्रांज़िशन से क्लॉक निकालता है।
डेटा को रीटाइम करता है — हर बिट को रिकवर की गई क्लॉक एज पर दोबारा सैंपल करता है, ताकि रास्ते में जमा हुआ टाइमिंग नॉइज़ (जिटर) हट जाए।
अगले स्टेज की तरफ़ साफ़ एज रीजनरेट करता है (Tx साइड पर लेज़र ड्राइवर, Rx साइड पर होस्ट SerDes)।

इसलिए एक CDR जिटर रीसेट पॉइंट की तरह काम करता है। हर लिंक का एक जिटर बजट होता है, जो होस्ट PCB ट्रेस, कनेक्टर और मॉड्यूल के बीच बँटा होता है; मॉड्यूल में मौजूद रीटाइमर होस्ट साइड को अपना हिस्सा ढीले तरीक़े से ख़र्च करने देता है।

होस्ट-साइड या मॉड्यूल-साइड

फ़ॉर्म फ़ैक्टर	CDR की जगह	नतीजा
XFP	मॉड्यूल में (XFI इंटरफ़ेस)	सिंपल होस्ट, प्रोटोकॉल-एग्नॉस्टिक मॉड्यूल; बड़ा, ज़्यादा गर्म मॉड्यूल
SFP+	होस्ट पर (SFI इंटरफ़ेस)	छोटा, ठंडा, सस्ता मॉड्यूल; होस्ट को CDR/EDC चाहिए; लीनियर (LRM) मॉड्यूल संभव
SFP28	सामान्यतः मॉड्यूल में	25G का जिटर बजट सिर्फ़ होस्ट के लिए बहुत टाइट है
QSFP+ 40G	अक्सर मॉड्यूल में कोई नहीं	होस्ट 4×10G रीटाइम करता है
QSFP28 100G	मॉड्यूल में Tx और Rx CDR (सामान्यतः)	प्रति-लेन ऑन/ऑफ़ कंट्रोल; CDR-present बिट एडवरटाइज़ किए जाते हैं
PAM4 मॉड्यूल (QSFP56 / QSFP-DD / OSFP)	DSP — इक्वलाइज़ेशन और FEC अवेयरनेस वाला एक CDR	ज़्यादा पावर; LPO इसे फिर से हटा देता है

यही वजह है कि डेंस 10G स्विचिंग में SFP+ ने XFP को पीछे छोड़ दिया, और यही वजह है कि 100G मॉड्यूल 40G मॉड्यूल से ज़्यादा गर्म चलते हैं।

मॉड्यूल मेमोरी में यह कहाँ रहता है

SFF-8636 (QSFP+/QSFP28) — देखें SFF-8636:

बाइट	फ़ील्ड	अर्थ
129 (अपर पेज 00h)	Extended Identifier, बिट 3 / 2	Tx / Rx में CDR present
98 (लोअर पेज)	CDR control	बिट 7–4 प्रति लेन Tx CDR को इनेबल करते हैं, बिट 3–0 प्रति लेन Rx CDR को इनेबल करते हैं
5 (लोअर पेज)	LOL flags	बिट 7–4 प्रति लेन Tx लॉस ऑफ़ लॉक, बिट 3–0 प्रति लेन Rx LOL
194 (अपर पेज 00h)	Options	क्या CDR ऑन/ऑफ़ कंट्रोल और LOL flags लागू हैं

CMIS (QSFP-DD, OSFP, QSFP112) — Page 01h यह बताता है कि Tx/Rx CDR सपोर्ट है या नहीं और क्या bypass कंट्रोल किया जा सकता है; Page 10h में प्रति-लेन Tx/Rx CDR enable (bypass) कंट्रोल होते हैं, और अगर ज़रूरी CDR लॉक नहीं कर पाता तो डेटा-पाथ स्टेट मशीन activated तक नहीं पहुँचती (CMIS की समस्याएँ)।

SFF-8472 (SFP/SFP+/SFP28) — कोई स्टैंडर्ड CDR कंट्रोल नहीं; मॉड्यूल का CDR (अगर हो तो) इंटरनली मैनेज होता है। इससे जुड़ा होस्ट-विज़िबल मैकेनिज़्म है रेट सिलेक्ट, जो रिसीवर बैंडविड्थ को रेट ग्रुप के बीच स्विच करता है।

व्यवहार में यह क्यों मायने रखता है

मल्टी-रेट मॉड्यूल। एक CDR किसी रेट रेंज पर लॉक होता है। 10G पर इस्तेमाल हो रहे 25G मॉड्यूल में, या 4×10G में ब्रेकआउट किए गए 100G QSFP28 में, ऐसा CDR होना ज़रूरी है जो कम रेट को सपोर्ट करे — या फिर होस्ट को उसे bypass करना पड़ता है (बाइट 98 / CMIS)। “25G पर काम करता है, 10G पर डेड” सामान्यतः यही वजह होती है।
डायग्नोस्टिक के तौर पर लॉस ऑफ़ लॉक। LOL flags का मतलब है कि CDR क्लॉक रिकवर नहीं कर पा रहा: सिग्नल बहुत डिग्रेडेड है, ग़लत रेट है, या कोई सिग्नल नहीं है — मॉड्यूल पर शक करने से पहले Rx पावर और रेट सेटिंग जाँचें (DDM लेवल)।
पावर और लेटेंसी। हर रीटाइमर पावर की क़ीमत लेता है (25G पर दसियों से सैकड़ों mW; PAM4 DSP के लिए वॉट में) और लेटेंसी जोड़ता है। छोटे DAC लिंक और लेटेंसी-सेंसिटिव फ़ैब्रिक अक्सर CDR को बायपास करके चलते हैं।
कोडिंग की कंसिस्टेंसी। QSFP28 को दोबारा कोड करते समय, CDR-present बिट (बाइट 129) हार्डवेयर से मेल खाने चाहिए: जो होस्ट यह मानता है कि CDR मौजूद हैं, वह उन्हें उस रेट पर इनेबल छोड़ सकता है जिसे ग़ायब या अलग CDR संभाल नहीं सकता। देखें QSFP परिवार के हार्डवेयर स्पेक।

CodingBox में

EEPROM editor होवर पर इन फ़ील्ड के नाम दिखाता है — CDR present, CDR control, LOL flags, Options — SFF-8636 या CMIS के हिसाब से, ताकि आप मॉड्यूल का CDR कॉन्फ़िगरेशन पढ़ सकें, देख सकें कि किसी लेन ने लॉक खोया है या नहीं, और पहचान जानकारी कोड करते समय CDR बिट को हार्डवेयर से मेल खाता रख सकें।

“25G पर लिंक होता है, 10G पर डेड” और बाक़ी रेट-लॉक लक्षणों को स्पीड, रेट और मोड की समस्याएँ में समझाया गया है।

ड्राइवर, TIA और कंट्रोलर के बीच CDR कहाँ बैठता है, और PAM4 मॉड्यूल इसे इक्वलाइज़ेशन और गियरबॉक्सिंग वाले DSP में कैसे समेट लेते हैं: मॉड्यूल इलेक्ट्रॉनिक्स, मॉड्युलेशन और DSP।

कौन-से होस्ट इंटरफ़ेस रीटाइम्ड मॉड्यूल चाहते हैं (XFI, CAUI-4 C2M, PAM4 AUI) और कौन-से लीनियर मॉड्यूल बर्दाश्त कर लेते हैं (SFI, LPO): XGMII, XAUI और AUI परिवार।

अगर आपको इस सामग्री में कोई अशुद्धि या त्रुटि दिखे, तो संबंधित अंश चुनें और Ctrl+Enter दबाकर ।