CDR — pemulihan clock dan data

Sebuah link optik serial tidak membawa clock terpisah: penerima harus memulihkan clock dari aliran data itu sendiri lalu menyampel ulang (“me-retime”) bit-bit tersebut terhadap clock itu. Sirkuit yang melakukan ini adalah CDR (pemulihan clock dan data). Di mana CDR berada — di host atau di dalam modul — adalah salah satu perbedaan mendasar antar faktor bentuk, dan bit-bit kontrolnya adalah bagian dari memori yang dibaca dan dikodekan CodingBox.

Yang dilakukan CDR

1. Memulihkan clock dari transisi bit yang masuk dengan sebuah phase-locked loop.
2. Me-retime data — menyampel ulang setiap bit pada tepi clock yang telah dipulihkan, sehingga noise waktu (jitter) yang terakumulasi di sepanjang jalan dihilangkan.
3. Meregenerasi tepi yang bersih menuju tahap berikutnya (driver laser pada sisi Tx, SerDes host pada sisi Rx).

Karena itu, sebuah CDR berfungsi sebagai titik reset jitter. Setiap link memiliki jitter budget yang terbagi antara trace PCB host, konektor, dan modul; sebuah retimer di dalam modul membiarkan sisi host membelanjakan jatahnya secara longgar.

Sisi host atau sisi modul

Inilah persisnya alasan SFP+ mengungguli XFP untuk switching 10G yang padat, dan alasan modul 100G berjalan lebih panas daripada modul 40G.

Di mana ia berada dalam memori modul

SFF-8636 (QSFP+/QSFP28) — lihat SFF-8636:

CMIS (QSFP-DD, OSFP, QSFP112) — Halaman 01h mengiklankan dukungan CDR Tx/Rx dan apakah bypass dapat dikontrol; Halaman 10h menyimpan kontrol enable (bypass) CDR Tx/Rx per-lane, dan state machine data-path tidak akan mencapai activated jika CDR yang disyaratkan tidak dapat mengunci (Masalah CMIS).

SFF-8472 (SFP/SFP+/SFP28) — tidak ada kontrol CDR standar; CDR modul (jika ada) dikelola secara internal. Mekanisme terkait yang terlihat oleh host adalah pemilihan rate, yang mengalihkan bandwidth penerima antar rate group.

Mengapa ini penting dalam praktik

• Modul multi-rate. Sebuah CDR mengunci pada satu rentang rate. Modul 25G yang dipakai pada 10G, atau QSFP28 100G yang di-breakout menjadi 4×10G, harus memiliki CDR yang mendukung rate yang lebih rendah — atau host harus bypass CDR tersebut (byte 98 / CMIS). “Bekerja pada 25G, mati pada 10G” biasanya adalah ini.
• Hilangnya penguncian sebagai diagnostik. Flag LOL berarti CDR tidak dapat memulihkan clock: sinyal terlalu terdegradasi, rate salah, atau tidak ada sinyal — periksa daya Rx dan pengaturan rate sebelum mencurigai modulnya (Level DDM).
• Daya dan latensi. Setiap retimer mengonsumsi daya (puluhan hingga ratusan mW pada 25G; watt untuk DSP PAM4) dan menambah latensi. Link DAC pendek dan fabric yang peka terhadap latensi sering berjalan dengan CDR di-bypass.
• Konsistensi pengodean. Saat mengodekan ulang sebuah QSFP28, bit CDR-present (byte 129) harus sesuai dengan hardware-nya: sebuah host yang meyakini CDR ada dapat membiarkannya aktif pada rate yang tidak dapat ditangani oleh CDR yang hilang/berbeda tersebut. Lihat Perangkat keras QSFP.

Di CodingBox

EEPROM editor menamai bidang-bidang ini saat kursor diarahkan ke atasnya — CDR ada, Kontrol CDR, LOL flags, Opsi — sesuai SFF-8636 atau CMIS, sehingga Anda dapat membaca konfigurasi CDR sebuah modul, melihat apakah sebuah lane telah kehilangan penguncian, dan menjaga bit CDR tetap konsisten dengan hardware saat mengodekan identitas.

“Link pada 25G, mati pada 10G” dan gejala penguncian rate lainnya dibahas di Masalah kecepatan, rate & mode.

Di mana CDR berada di antara driver, TIA, dan kontroler, serta bagaimana modul PAM4 menyerapnya ke dalam sebuah DSP dengan ekualisasi dan gearbox: Elektronik modul, Modulasi & DSP.

Antarmuka host mana yang mengharapkan modul yang di-retime (XFI, CAUI-4 C2M, PAM4 AUI) dan mana yang mentolerir modul linier (SFI, LPO): XGMII, XAUI, dan keluarga AUI.