CDR — کلاک اور ڈیٹا کی بازیافت

سیریل آپٹیکل لنک کوئی الگ کلاک نہیں لے جاتا: ریسیور کو خود ڈیٹا اسٹریم سے کلاک بازیافت کرنا اور پھر بٹس کو اس کے مقابلے میں دوبارہ سیمپل (ری ٹائم) کرنا ہوتا ہے۔ یہ کرنے والا سرکٹ CDR (کلاک اور ڈیٹا ریکوری) ہے۔ CDR کہاں ہوتا ہے — ہوسٹ میں یا ماڈیول کے اندر — یہ فارم فیکٹرز کا ایک بنیادی فرق ہے، اور اس کے کنٹرول بٹس اسی میموری کا حصہ ہیں جسے CodingBox پڑھتا اور کوڈ کرتا ہے۔

CDR کیا کرتا ہے

1. فیز لاکڈ لوپ سے آنے والے بٹ ٹرانزیشنز سے کلاک اخذ کرتا ہے۔
2. ڈیٹا کو دوبارہ ٹائم کرتا ہے — ہر بٹ کو بازیافت شدہ کلاک ایج پر دوبارہ سیمپل کرتا ہے، تاکہ راستے میں جمع ہونے والا ٹائمنگ نوائز (جٹر) ختم ہو جائے۔
3. اگلے مرحلے (Tx سمت میں لیزر ڈرائیور، Rx سمت میں ہوسٹ SerDes) کی طرف صاف ایجز دوبارہ جنریٹ کرتا ہے۔

اس طرح CDR ایک جٹر ری سیٹ پوائنٹ کے طور پر کام کرتا ہے۔ ہر لنک میں ہوسٹ PCB ٹریس، کنیکٹر اور ماڈیول کے درمیان بانٹا ہوا جٹر بجٹ ہوتا ہے؛ ماڈیول میں موجود ری ٹائمر ہوسٹ سائیڈ کو اپنا حصہ نسبتاً ڈھیلے طریقے سے خرچ کرنے دیتا ہے۔

ہوسٹ سائیڈ یا ماڈیول سائیڈ

اسی لیے SFP+ نے گنجان 10G سوئچنگ کے لیے XFP کو پیچھے چھوڑا، اور 100G ماڈیولز 40G ماڈیولز سے زیادہ گرم چلتے ہیں۔

ماڈیول میموری میں اس کی جگہ

SFF-8636 (QSFP+/QSFP28) — SFF-8636 دیکھیں:

CMIS (QSFP-DD, OSFP, QSFP112) — صفحہ 01h Tx/Rx CDR سپورٹ اور یہ اعلان کرتا ہے کہ بائی پاس قابل کنٹرول ہے یا نہیں؛ صفحہ 10h فی لین Tx/Rx CDR فعال کرنے (بائی پاس) کے کنٹرولز رکھتا ہے، اور اگر مطلوبہ CDR لاک نہ کر سکے تو ڈیٹا پاتھ اسٹیٹ مشین activated تک نہیں پہنچتی (CMIS مسائل)۔

SFF-8472 (SFP/SFP+/SFP28) — کوئی معیاری CDR کنٹرول نہیں؛ ماڈیول کا CDR (اگر ہو) اندرونی طور پر منظم ہوتا ہے۔ متعلقہ ہوسٹ-نمایاں طریقہ کار rate select ہے، جو ریٹ گروپس کے درمیان ریسیور بینڈوڈتھ تبدیل کرتا ہے۔

عملی طور پر یہ کیوں اہم ہے

• ملٹی ریٹ ماڈیولز۔ CDR ایک ریٹ رینج پر لاک ہوتا ہے۔ 10G پر استعمال کیا گیا 25G ماڈیول، یا 4×10G میں بریک آؤٹ کیا گیا 100G QSFP28 میں ایسا CDR ہونا لازمی ہے جو کم ریٹ کو سپورٹ کرے — یا ہوسٹ کے لیے اسے بائی پاس کرنا لازمی ہے (بائٹ 98 / CMIS)۔ “25G پر چلتا ہے، 10G پر نہیں چلتا” عموماً یہی مسئلہ ہے۔
• تشخیص کے طور پر لاک کا ختم ہونا۔ LOL فلیگز کا مطلب ہے کہ CDR کلاک بازیافت نہیں کر سکتا: سگنل حد سے زیادہ خراب ہے، ریٹ غلط ہے، یا سگنل موجود نہیں — ماڈیول پر شک کرنے سے پہلے Rx پاور اور ریٹ سیٹنگز چیک کریں (DDM لیولز)۔
• پاور اور تاخیر۔ ہر ری ٹائمر پاور لیتا ہے (25G پر دسیوں سے سیکڑوں mW؛ PAM4 DSPs کے لیے واٹس) اور تاخیر بڑھاتا ہے۔ مختصر DAC لنکس اور تاخیر کے لیے حساس فیبرکس اکثر CDR کو بائی پاس کر کے چلتے ہیں۔
• کوڈنگ کی مطابقت۔ QSFP28 کو ری کوڈ کرتے وقت CDR-present بٹس (بائٹ 129) کا ہارڈویئر سے مطابقت رکھنا لازمی ہے: جو ہوسٹ سمجھتا ہے کہ CDRs موجود ہیں، وہ انہیں ایسے ریٹ پر فعال چھوڑ سکتا ہے جسے غائب/مختلف CDR سنبھال نہیں سکتا۔ QSFP فیملی ہارڈویئر خصوصیات دیکھیں۔

CodingBox میں

EEPROM editor SFF-8636 یا CMIS کے مطابق ہوور پر ان فیلڈز کے نام دکھاتا ہے — CDR present، CDR control، LOL flags، Options — لہٰذا آپ ماڈیول کی CDR ترتیب پڑھ سکتے ہیں، دیکھ سکتے ہیں کہ کسی لین کا لاک ختم ہوا ہے یا نہیں، اور شناخت کو کوڈ کرتے وقت CDR بٹس کو ہارڈویئر کے ساتھ مطابقت میں رکھ سکتے ہیں۔

“25G پر لنک قائم ہوتا ہے، 10G پر نہیں چلتا” اور دیگر ریٹ لاک علامات رفتار، ریٹ اور موڈ مسائل میں مرحلہ وار بیان کی گئی ہیں۔

ڈرائیور، TIA اور کنٹرولر کے درمیان CDR کہاں ہوتا ہے، اور PAM4 ماڈیولز اسے ایکولائزیشن اور گیئر باکسنگ کے ساتھ DSP میں کیسے جذب کرتے ہیں: ماڈیول الیکٹرانکس، موڈیولیشن اور DSP۔

کون سے ہوسٹ انٹرفیسز ری ٹائمڈ ماڈیول کی توقع کرتے ہیں (XFI، CAUI-4 C2M، PAM4 AUIs) اور کون سے لینیئر ماڈیول برداشت کرتے ہیں (SFI، LPO): XGMII، XAUI اور AUI فیملی۔