XGMII, XAUI, XFI/SFI và họ AUI: từ 10G đến 800G

Từ 10 Gigabit trở lên, giao diện giữa host và module là một bó các làn nối tiếp, và tên gọi của nó cho biết tốc độ, số làn và kiểu điều chế: SFI là một làn NRZ 10G, CAUI-4 là bốn làn 25G, 400GAUI-8 là tám làn PAM4 50G, 800GAUI-8 là tám làn PAM4 100G. Module phải chấp nhận đúng bó làn đó, tái định thời hoặc khuếch đại nó, rồi ánh xạ nó lên các làn quang của mình — vốn có thể có số lượng khác. Trang này liệt kê các giao diện, sự khác biệt giữa chip-to-chip và chip-to-module cùng các điểm tuân thủ của chúng, các đặc tả OIF CEI đứng sau chúng, ánh xạ làn điện sang làn quang, và ai thực hiện việc xử lý tín hiệu ở mỗi thế hệ.

10 Gigabit

Giao diện	Dạng	Ở đâu	Ghi chú
XGMII (Cl. 46)	dữ liệu 32 bit + điều khiển 4 bit mỗi chiều, DDR ở 156,25 MHz, 74 tín hiệu	trên chip giữa MAC và PCS	≤ 7 cm; ngày nay không còn trên board
XAUI (Cl. 47)	4 làn × 3,125 GBd, 8b/10b	MAC/XGXS ↔ PHY; module XENPAK, X2, XPAK	tới 50 cm trên PCB; đã lỗi thời với module
RXAUI	2 × 6,25 GBd	ASIC ↔ PHY (Marvell)	XAUI tiết kiệm chân
XFI (XFP MSA)	1 × 10,3125 GBd, 64b/66b	host ↔ XFP	module chứa CDR — một giao diện đã tái định thời (XFP)
SFI (SFF-8431)	1 × 10,3125 GBd, 64b/66b	host ↔ SFP+	module thường giới hạn hoặc tuyến tính, không có CDR; SerDes của host thực hiện cân bằng; điểm tuân thủ B (đầu ra host), C (đầu ra module), D ở đầu vào host (SFP+)
10GBASE-KR (Cl. 72)	1 × 10,3125 GBd kèm huấn luyện liên kết	backplane; ASIC ↔ PHY 10GBASE-T	AN Clause 73
USXGMII	1 × 10,3125 GBd, đã thích ứng tốc độ	ASIC ↔ PHY multigig	SGMII và serial gigabit

Tùy chọn “tuyến tính” của SFI mang 10GBASE-LRM: module truyền tín hiệu đa mode đã méo đi một cách tuyến tính, và bộ bù tán sắc điện tử (EDC) của host sẽ làm sạch nó — đây chính là tiền thân của ý tưởng LPO ngày nay.

25, 40, 50 Gigabit

Giao diện	Làn	Chuẩn	Cage
25GAUI	1 × 25,78125 GBd NRZ	Annex 109A (C2C), 109B (C2M)	SFP28
XLAUI	4 × 10,3125 GBd	Annex 83A/B	QSFP+ (40GBASE-LR4 v.v.)
XLPPI	4 × 10,3125, giao diện vật lý song song không tái định thời	Annex 86A	QSFP+ SR4/CR4 không có CDR
50GAUI-2	2 × 26,5625 GBd NRZ	Annex 135B/C	QSFP28 (breakout 2 × 50G), SFP56 (một số)
50GAUI-1	1 × 26,5625 GBd PAM4	Annex 135D/E	SFP56, module 50GBASE-SR/FR/LR

100 Gigabit

Giao diện	Làn	Chuẩn	Cage
CAUI-10	10 × 10,3125 GBd	Annex 83A/B	CFP, CXP, 100GBASE-SR10
CAUI-4	4 × 25,78125 GBd NRZ	Annex 83D (C2C), 83E (C2M)	QSFP28, CFP2/CFP4
CPPI-4	4 × 25,78, không tái định thời	kiểu Annex 86A cho SR4	QSFP28 SR4 không có CDR (hiếm)
100GAUI-4	4 × 26,5625 GBd NRZ (đóng khung RS-FEC(544))	Annex 135D/E	QSFP28 ở chế độ 100GBASE-CR4/KR4 KP4
100GAUI-2	2 × 53,125 GBd PAM4	Annex 135F/135G (C2M)	làn 100G của QSFP56, breakout 2 × 100G, module DR/FR1 với host 2 làn
100GAUI-1	1 × 106,25 GBd PAM4	Annex 120F/120G (C2M) (802.3ck)	QSFP112, OSFP 100G-mỗi-làn, SFP112

200, 400, 800 Gigabit

Giao diện	Làn	Chuẩn	Cage
200GAUI-8	8 × 26,5625 GBd PAM4	Annex 120B/C	QSFP-DD ở chế độ 200G (hiếm)
200GAUI-4	4 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP56, OSFP/QSFP-DD 2 × 200G
200GAUI-2	2 × 106,25 GBd PAM4	Annex 120F/G	QSFP112 2 × 200G, OSFP
400GAUI-16 (CDAUI-16)	16 × 26,5625 GBd NRZ	Annex 120B/C	CFP8
400GAUI-8 (CDAUI-8)	8 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP-DD, OSFP (400G)
400GAUI-4	4 × 106,25 GBd PAM4	Annex 120F/120G (C2M)	QSFP112, OSFP 400G, một nửa cổng 800G
800GAUI-8	8 × 106,25 GBd PAM4	các annex của 802.3df (C2C/C2M)	OSFP, QSFP-DD800
800GAUI-4 / 1.6TAUI-8	4 / 8 × 212,5 GBd PAM4	802.3dj (đang xây dựng)	OSFP224, OSFP-XD, QSFP-DD1600

C2C so với C2M và các điểm tuân thủ

	Chip-tới-chip (C2C)	Chip-tới-module (C2M)
Đường dẫn	ASIC ↔ ASIC/PHY trên cùng một board hoặc qua một đầu nối	ASIC → PCB host → đầu nối cage → PCB module → IC của module
Cự ly	tới khoảng 25–50 cm (NRZ), ngắn hơn ở PAM4	khoảng 10–15 cm đường mạch host + đầu nối
Điểm đo	TP0/TP5 tại chân chip	TP1 (đầu ra host tại đầu nối module), TP1a (sau một kênh tham chiếu = đầu vào module), TP4 (đầu ra module tại đầu nối), TP4a (tại đầu vào host sau kênh host)
Vai trò của module	—	phải đáp ứng đặc tả đầu ra tại TP4 (mắt tín hiệu, jitter, các chỉ số kiểu TDECQ) và chịu được tín hiệu host tại TP1a với mắt tín hiệu gây nhiễu (stressed eye) theo quy định
Tái định thời	cả hai chip đều tái định thời	module tái định thời (CDR/DSP) — hoặc là tuyến tính (LPO) và dựa vào host

Board host được nghiệm thu theo kênh tham chiếu C2M; một đường mạch host dài hoặc suy hao nhiều (switch 800G radix cao) là lý do vì sao bộ tái định thời và gearbox xuất hiện trên board switch (Bên trong một switch).

OIF CEI đứng sau các annex của IEEE

OIF CEI	Tốc độ / điều chế	Tương đương IEEE	Hạng cự ly
CEI-28G-VSR	28 GBd NRZ	CAUI-4 C2M	cự ly rất ngắn (module)
CEI-28G-SR / -MR / -LR	28 GBd NRZ	CAUI-4 C2C / backplane	ngắn / trung bình / dài (backplane)
CEI-56G-VSR-PAM4	56 GBd PAM4	400GAUI-8 / 200GAUI-4 C2M	module
CEI-56G-MR/LR-PAM4	56 GBd PAM4	lớp 200GBASE-KR4	backplane
CEI-112G-VSR-PAM4	112 GBd PAM4	400GAUI-4 / 800GAUI-8 C2M	module
CEI-112G-XSR / -MR / -LR	112 GBd PAM4	die-tới-die / C2C / backplane	—
CEI-112G-Linear-PAM4	112 GBd PAM4	giao diện host LPO	module, tuyến tính
CEI-224G (đang xây dựng)	224 GBd PAM4	800GAUI-4 / 1.6TAUI-8	—

OIF công bố các đường bao điện; các annex của IEEE tham chiếu hoặc thống nhất theo chúng.

Làn điện so với làn quang

Module	Điện (host)	Quang (đường truyền)	Chuyển đổi trong module
SFP+ 10GBASE-LR	1 × 10G	1 λ × 10G	không có
40GBASE-LR4	4 × 10G	4 λ × 10G	không có (ghép kênh WDM)
100GBASE-SR4 / LR4	4 × 25G NRZ	4 sợi quang / 4 λ × 25G	không có
100GBASE-DR / FR1 / LR1	4 × 25G NRZ	1 λ × 100G PAM4	gearbox + DSP PAM4 (4:1)
100G trên QSFP112 (100GAUI-1)	1 × 100G PAM4	1 × 100G PAM4	chỉ tái định thời
200GBASE-FR4	4 × 50G PAM4	4 λ × 50G PAM4	tái định thời
400GBASE-DR4 / FR4	8 × 50G PAM4	4 sợi quang / 4 λ × 100G PAM4	gearbox 2:1 trong DSP
400GBASE-SR8	8 × 50G PAM4	8 sợi quang × 50G PAM4	tái định thời
400G trên host 400GAUI-4	4 × 100G PAM4	4 × 100G PAM4	tái định thời (hoặc LPO tuyến tính)
800G-DR8 / 2×FR4	8 × 100G PAM4	8 sợi quang / 2 × 4 λ × 100G	tái định thời
800G-DR4 (200G/λ)	8 × 100G PAM4	4 × 200G PAM4	gearbox 2:1
1.6T-DR8 (OSFP224)	8 × 200G PAM4	8 × 200G PAM4	tái định thời

Gearbox chính là lý do một module 400G-DR4 tiêu thụ 8–10 W còn 400G-SR8 tiêu thụ ít hơn, và cũng là lý do CMIS liệt kê riêng ID giao diện host và media cho từng application (CMIS).

Ai xử lý tín hiệu

Thế hệ	Trong module	Ở host
10G SFP+ (SFI)	bộ khuếch đại giới hạn hoặc TIA tuyến tính; hầu hết không có CDR	SerDes với cân bằng CTLE/DFE; EDC cho LRM
10G XFP (XFI)	CDR	SerDes thường
25G SFP28, 100G QSFP28	CDR trên cả Tx và Rx (có thể bypass: SFF-8636 byte 98/99)	SerDes FFE/DFE; pre-emphasis lập trình được trong các byte điều khiển của module (SFF-8636 trang 03h 234–241: biên độ/emphasis đầu ra Rx, cân bằng đầu vào Tx)
PAM4 200G–800G	bộ tái định thời DSP với FFE/DFE/MLSE; cài đặt bộ cân bằng phía host qua CMIS (trang 10h/11h Tx input EQ, biên độ/pre-cursor/post-cursor của Rx output)	SerDes DSP
LPO 400G/800G	driver và TIA tuyến tính, không có DSP	DSP trong SerDes của ASIC switch bù cho toàn bộ kênh; host phải có khả năng LPO và được gắn trực tiếp (DSP và LPO)
Cáp AEC/ACC tái định thời so với tuyến tính	AEC: DSP trong đầu cắm; ACC: bộ khuếch đại tuyến tính	như trên (Cấu tạo bên trong cáp)

Chọn tốc độ và điều khiển bypass CDR: Chọn tốc độ và application, CDR.

Trong CodingBox

Với module SFF-8636, CodingBox hiển thị các bit báo có CDR, khả năng chọn tốc độ và các byte điều khiển cân bằng/emphasis; với module CMIS là bảng application đối chiếu ID giao diện host (CAUI-4, 400GAUI-8, 100GAUI-1…) với ID giao diện media — bản khai báo mà host dùng để chọn số làn và kiểu điều chế. Một module chỉ công bố 400GAUI-8 sẽ không chạy được trên cổng 400GAUI-4 (lớp QSFP112), dù quang học của nó có tốt đến đâu (Check transceiver, Các trang trên của CMIS).

Nếu bạn phát hiện thông tin chưa chính xác hoặc lỗi trong bài viết này, hãy chọn đoạn liên quan và nhấn Ctrl+Enter để .