XGMII、XAUI、XFI/SFI 與 AUI 系列：從 10G 到 800G

從 10 Gigabit 起，主機與模組之間的介面就是一束串行通道（lane），名稱本身就說明速率、通道數和調制方式：SFI 是 1 條 10G NRZ 通道，CAUI-4 是 4 條 25G 通道，400GAUI-8 是 8 條 50G PAM4 通道，800GAUI-8 是 8 條 100G PAM4 通道。模組必須原樣接收這一束信號，進行重定時或放大，再映射到自己的光通道上——光通道數量可能並不相同。本文列出各代介面、 chip-to-chip 與 chip-to-module 的區別及其合規點、背後的 OIF CEI 規範、電通道與光通道的映射關係，以及每一代由誰承擔信號調理。

10 Gigabit

介面	形式	位置	說明
XGMII (Cl. 46)	每個方向 32 位元數據 + 4 位元控制，156.25 MHz 下的 DDR，74 個信號	MAC 與 PCS 之間，片內	≤ 7 cm；如今已不用於板卡
XAUI (Cl. 47)	4 條通道 × 3.125 GBd，8b/10b	MAC/XGXS ↔ PHY；XENPAK、X2、XPAK 模組	PCB 上最長 50 cm；模組方面已淘汰
RXAUI	2 × 6.25 GBd	ASIC ↔ PHY（Marvell）	省引腳版 XAUI
XFI（XFP MSA）	1 × 10.3125 GBd，64b/66b	主機 ↔ XFP	模組內置 CDR——屬於重定時介面（XFP）
SFI（SFF-8431）	1 × 10.3125 GBd，64b/66b	主機 ↔ SFP+	模組通常是限幅型或不帶 CDR 的線性型；均衡由主機 SerDes 完成；合規點 B（主機輸出）、C（模組輸出）、D 在主機輸入端（SFP+）
10GBASE-KR（Cl. 72）	1 × 10.3125 GBd，帶鏈路訓練	背板；ASIC ↔ 10GBASE-T PHY	AN Clause 73
USXGMII	1 × 10.3125 GBd，速率自適應	ASIC ↔ 多千兆 PHY	SGMII 與串行千兆

SFI 的「線性」選項承載 10GBASE-LRM：模組把失真的多模信號線性地傳過去，由主機端的電色散補償（EDC）來清理——這正是今天 LPO 思路的前身。

25, 40, 50 Gigabit

介面	通道	標準	籠子
25GAUI	1 × 25.78125 GBd NRZ	Annex 109A（C2C）、109B（C2M）	SFP28
XLAUI	4 × 10.3125 GBd	Annex 83A/B	QSFP+（40GBASE-LR4 等）
XLPPI	4 × 10.3125，不重定時的並行物理介面	Annex 86A	不帶 CDR 的 QSFP+ SR4/CR4
50GAUI-2	2 × 26.5625 GBd NRZ	Annex 135B/C	QSFP28（2 × 50G 拆分），部分 SFP56
50GAUI-1	1 × 26.5625 GBd PAM4	Annex 135D/E	SFP56、50GBASE-SR/FR/LR 模組

100 Gigabit

介面	通道	標準	籠子
CAUI-10	10 × 10.3125 GBd	Annex 83A/B	CFP、CXP、100GBASE-SR10
CAUI-4	4 × 25.78125 GBd NRZ	Annex 83D（C2C）、83E（C2M）	QSFP28、CFP2/CFP4
CPPI-4	4 × 25.78，不重定時	針對 SR4 的 Annex 86A 風格規範	不帶 CDR 的 QSFP28 SR4（少見）
100GAUI-4	4 × 26.5625 GBd NRZ（帶 RS-FEC(544) 成幀）	Annex 135D/E	QSFP28，工作於 100GBASE-CR4/KR4 KP4 模式
100GAUI-2	2 × 53.125 GBd PAM4	Annex 135F/135G（C2M）	QSFP56 的 100G 通道、2 × 100G 拆分、主機為 2 通道的 DR/FR1 模組
100GAUI-1	1 × 106.25 GBd PAM4	Annex 120F/120G（C2M）（802.3ck）	QSFP112、每通道 100G 的 OSFP、SFP112

200, 400, 800 Gigabit

介面	通道	標準	籠子
200GAUI-8	8 × 26.5625 GBd PAM4	Annex 120B/C	工作於 200G 模式的 QSFP-DD（少見）
200GAUI-4	4 × 53.125 GBd PAM4	Annex 120D/120E（C2M）	QSFP56、OSFP/QSFP-DD 的 2 × 200G
200GAUI-2	2 × 106.25 GBd PAM4	Annex 120F/G	QSFP112 的 2 × 200G、OSFP
400GAUI-16（CDAUI-16）	16 × 26.5625 GBd NRZ	Annex 120B/C	CFP8
400GAUI-8（CDAUI-8）	8 × 53.125 GBd PAM4	Annex 120D/120E（C2M）	QSFP-DD、OSFP（400G）
400GAUI-4	4 × 106.25 GBd PAM4	Annex 120F/120G（C2M）	QSFP112、400G 的 OSFP、800G 端口的一半
800GAUI-8	8 × 106.25 GBd PAM4	802.3df 附錄（C2C/C2M）	OSFP、QSFP-DD800
800GAUI-4 / 1.6TAUI-8	4 / 8 × 212.5 GBd PAM4	802.3dj（制定中）	OSFP224、OSFP-XD、QSFP-DD1600

C2C 與 C2M，及其合規點

	晶片到晶片（C2C）	晶片到模組（C2M）
路徑	同一板卡上或跨連接器的 ASIC ↔ ASIC/PHY	ASIC → 主機 PCB → 籠子連接器 → 模組 PCB → 模組 IC
距離	NRZ 下約 25–50 cm，PAM4 下更短	約 10–15 cm 主機走線 + 連接器
測試點	晶片引腳處的 TP0/TP5	TP1（模組連接器處的主機輸出）、TP1a（經過參考信道之後＝模組輸入）、TP4（連接器處的模組輸出）、TP4a（經主機信道後的主機輸入端）
模組的職責	—	必須在 TP4 滿足輸出規範（眼圖、抖動、類 TDECQ 指標），並能承受 TP1a 處規定應力眼圖下的主機信號
重定時	兩端晶片都重定時	模組重定時（CDR/DSP）——或為線性（LPO）並依賴主機

主機板卡是按 C2M 參考信道來認證的；主機走線過長或損耗過大（高密度 800G 交換機常見）正是交換機板卡上出現重定時器和齒輪箱的原因（交換機內部結構）。

IEEE 附錄背後的 OIF CEI

OIF CEI	速率 / 調制	IEEE 等效項	傳輸距離等級
CEI-28G-VSR	28 GBd NRZ	CAUI-4 C2M	極短距（模組）
CEI-28G-SR / -MR / -LR	28 GBd NRZ	CAUI-4 C2C / 背板	短 / 中 / 長距（背板）
CEI-56G-VSR-PAM4	56 GBd PAM4	400GAUI-8 / 200GAUI-4 C2M	模組
CEI-56G-MR/LR-PAM4	56 GBd PAM4	200GBASE-KR4 一類	背板
CEI-112G-VSR-PAM4	112 GBd PAM4	400GAUI-4 / 800GAUI-8 C2M	模組
CEI-112G-XSR / -MR / -LR	112 GBd PAM4	die-to-die / C2C / 背板	—
CEI-112G-Linear-PAM4	112 GBd PAM4	LPO 主機介面	模組，線性
CEI-224G（制定中）	224 GBd PAM4	800GAUI-4 / 1.6TAUI-8	—

OIF 發佈電氣包絡規範；IEEE 附錄引用或與之對齊。

電通道與光通道

模組	電通道（主機）	光通道（線路）	模組內轉換
10GBASE-LR SFP+	1 × 10G	1 λ × 10G	無
40GBASE-LR4	4 × 10G	4 λ × 10G	無（WDM 複用）
100GBASE-SR4 / LR4	4 × 25G NRZ	4 芯光纖 / 4 λ × 25G	無
100GBASE-DR / FR1 / LR1	4 × 25G NRZ	1 λ × 100G PAM4	齒輪箱 + PAM4 DSP（4:1）
QSFP112 上的 100G（100GAUI-1）	1 × 100G PAM4	1 × 100G PAM4	僅重定時
200GBASE-FR4	4 × 50G PAM4	4 λ × 50G PAM4	重定時
400GBASE-DR4 / FR4	8 × 50G PAM4	4 芯光纖 / 4 λ × 100G PAM4	DSP 內 2:1 齒輪箱
400GBASE-SR8	8 × 50G PAM4	8 芯光纖 × 50G PAM4	重定時
400GAUI-4 主機上的 400G	4 × 100G PAM4	4 × 100G PAM4	重定時（或 LPO 線性）
800G-DR8 / 2×FR4	8 × 100G PAM4	8 芯光纖 / 2 × 4 λ × 100G	重定時
800G-DR4（200G/λ）	8 × 100G PAM4	4 × 200G PAM4	2:1 齒輪箱
1.6T-DR8（OSFP224）	8 × 200G PAM4	8 × 200G PAM4	重定時

正因為有齒輪箱，400G-DR4 模組功耗才達到 8–10 W，而 400G-SR8 更低；也正因如此，CMIS 才會按應用分別列出 host 和 media 兩種介面 ID（CMIS）。

由誰做信號調理

代際	在模組內	在主機上
10G SFP+（SFI）	限幅放大器或線性 TIA；多數不帶 CDR	帶 CTLE/DFE 均衡的 SerDes；LRM 用 EDC
10G XFP（XFI）	CDR	普通 SerDes
25G SFP28、100G QSFP28	Tx 和 Rx 均帶 CDR（可旁路：SFF-8636 byte 98/99）	SerDes FFE/DFE；預加重可通過模組控制位元組編程（SFF-8636 page 03h 234–241：Rx 輸出幅度/加重、Tx 輸入均衡）
PAM4 200G–800G	帶 FFE/DFE/MLSE 的 DSP 重定時器；主機側均衡設定通過 CMIS 下發（page 10h/11h 的 Tx 輸入 EQ、Rx 輸出幅度/前遊標/後遊標）	SerDes DSP
LPO 400G/800G	線性驅動器和 TIA，無 DSP	由交換機 ASIC 的 SerDes DSP 補償整條信道；主機必須支援 LPO 並直連（DSP 與 LPO）
重定時型與線性型 AEC/ACC 線纜	AEC：插頭內置 DSP；ACC：線性放大器	同上（線纜內部結構）

速率選擇與 CDR 旁路控制參見：速率與應用選擇、 CDR。

在 CodingBox 中

對 SFF-8636 模組，CodingBox 顯示 CDR 存在位元、速率選擇能力和均衡/加重控制位元組；對 CMIS 模組，則顯示應用表——host 介面 ID（CAUI-4、400GAUI-8、100GAUI-1……）與 media 介面 ID 的對應關係，這正是主機用來選擇通道數和調制方式的聲明。一個只聲明 400GAUI-8 的模組，無論光學部分多好，都無法在 400GAUI-4（QSFP112 類）端口上運行（Check transceiver、CMIS 上層頁）。

如果您發現本文有不準確之處或錯誤，請選取相應片段並按 Ctrl+Enter，即可。