CodingBox ドキュメント

XGMII、XAUI、XFI/SFI と AUI ファミリー:10G から 800G まで

10 ギガビット以降、ホストとモジュールの間のインターフェースはシリアルレーンの束になり、その名前自体がレート、レーン数、変調方式を表します。SFI は 10G NRZ レーン1本、CAUI-4 は 25G レーン4本、400GAUI-8 は 50G PAM4 レーン8本、800GAUI-8 は 100G PAM4 レーン8本です。モジュールはその束をそのまま受け取り、リタイミングまたは増幅したうえで、光レーンへ対応付けなければなりません。光レーンの数は電気レーンと異なる場合があります。このページでは、インターフェースの一覧、チップ間とチップ・モジュール間の区別とその準拠点、その背後にある OIF CEI の仕様、電気レーンから光レーンへの対応付け、そして各世代で誰が信号調整を担うかを扱います。

10 ギガビット

インターフェース形式用途備考
XGMII(Cl. 46)各方向 32 ビットデータ + 4 ビット制御、156.25 MHz で DDR、74 信号MAC と PCS の間、オンチップ≤ 7 cm;現在は基板上には存在しない
XAUI(Cl. 47)4 レーン × 3.125 GBd、8b/10bMAC/XGXS ↔ PHY;XENPAK、X2、XPAK モジュール基板上 50 cm まで;モジュール用途としては廃れた
RXAUI2 × 6.25 GBdASIC ↔ PHY(Marvell)ピン数を節約した XAUI
XFI(XFP MSA)1 × 10.3125 GBd、64b/66bホスト ↔ XFPモジュールが CDR を搭載するリタイム型インターフェース(XFP
SFI(SFF-8431)1 × 10.3125 GBd、64b/66bホスト ↔ SFP+モジュールは通常 CDR なしのリミッティングまたはリニア;等化はホスト側の SerDes が行う;準拠点は B(ホスト出力)、C(モジュール出力)、D(ホスト入力)(SFP+
10GBASE-KR(Cl. 72)リンクトレーニングを伴う 1 × 10.3125 GBdバックプレーン;ASIC ↔ 10GBASE-T PHYAN は Clause 73
USXGMII1 × 10.3125 GBd、レート適応ASIC ↔ マルチギガ PHYSGMII と直列ギガビット

SFI の「リニア」オプションは 10GBASE-LRM を担っていました。モジュールは歪んだマルチモード信号をそのままリニアに通過させ、ホスト側の電子分散補償(EDC)がそれをきれいにします。これが今日の LPO という発想の祖先です。

25、40、50 ギガビット

インターフェースレーン規格ケージ
25GAUI1 × 25.78125 GBd NRZAnnex 109A(C2C)、109B(C2M)SFP28
XLAUI4 × 10.3125 GBdAnnex 83A/BQSFP+(40GBASE-LR4 など)
XLPPI4 × 10.3125、非リタイム型のパラレル物理インターフェースAnnex 86ACDR なしの QSFP+ SR4/CR4
50GAUI-22 × 26.5625 GBd NRZAnnex 135B/CQSFP28(2 × 50G ブレークアウト)、SFP56(一部)
50GAUI-11 × 26.5625 GBd PAM4Annex 135D/ESFP56、50GBASE-SR/FR/LR モジュール

100 ギガビット

インターフェースレーン規格ケージ
CAUI-1010 × 10.3125 GBdAnnex 83A/BCFP、CXP、100GBASE-SR10
CAUI-44 × 25.78125 GBd NRZAnnex 83D(C2C)、83E(C2M)QSFP28、CFP2/CFP4
CPPI-44 × 25.78、非リタイム型SR4 向けの Annex 86A 方式CDR なしの QSFP28 SR4(まれ)
100GAUI-44 × 26.5625 GBd NRZ(RS-FEC(544) フレーミングを伴う)Annex 135D/E100GBASE-CR4/KR4 KP4 モードの QSFP28
100GAUI-22 × 53.125 GBd PAM4Annex 135F/135G(C2M)QSFP56 の 100G レーン、2 × 100G ブレークアウト、2 レーンホスト向けの DR/FR1 モジュール
100GAUI-11 × 106.25 GBd PAM4Annex 120F/120G(C2M)(802.3ck)QSFP112、レーンあたり 100G の OSFP、SFP112

200、400、800 ギガビット

インターフェースレーン規格ケージ
200GAUI-88 × 26.5625 GBd PAM4Annex 120B/C200G モードの QSFP-DD(まれ)
200GAUI-44 × 53.125 GBd PAM4Annex 120D/120E(C2M)QSFP56、OSFP/QSFP-DD の 2 × 200G
200GAUI-22 × 106.25 GBd PAM4Annex 120F/GQSFP112 の 2 × 200G、OSFP
400GAUI-16(CDAUI-16)16 × 26.5625 GBd NRZAnnex 120B/CCFP8
400GAUI-8(CDAUI-8)8 × 53.125 GBd PAM4Annex 120D/120E(C2M)QSFP-DD、OSFP(400G)
400GAUI-44 × 106.25 GBd PAM4Annex 120F/120G(C2M)QSFP112、OSFP 400G、800G ポートの半分
800GAUI-88 × 106.25 GBd PAM4802.3df の附属書(C2C/C2M)OSFP、QSFP-DD800
800GAUI-4 / 1.6TAUI-84 / 8 × 212.5 GBd PAM4802.3dj(策定中)OSFP224、OSFP-XD、QSFP-DD1600

C2C と C2M、そして準拠点

チップ間(C2C)チップ・モジュール間(C2M)
経路同一基板上、またはコネクター越しの ASIC ↔ ASIC/PHYASIC → ホスト PCB → ケージコネクター → モジュール PCB → モジュール IC
伝送距離最大 25–50 cm 程度(NRZ)、PAM4 ではそれより短いホスト配線 10–15 cm 程度 + コネクター
試験点チップピンでの TP0/TP5TP1(モジュールコネクターでのホスト出力)、TP1a(基準チャネルを経た後=モジュール入力)、TP4(コネクターでのモジュール出力)、TP4a(ホストチャネルを経た後のホスト入力)
モジュールの役割TP4 での出力仕様(アイ、ジッター、TDECQ 系の指標)を満たし、TP1a で規定されたストレスドアイのホスト信号に耐える必要がある
リタイミング両方のチップがリタイムするモジュールがリタイムする(CDR/DSP)。もしくはリニア(LPO)でホストに依存する

ホストボードは C2M の基準チャネルに対して適合性が検証されます。ホスト側配線が長い、または損失が大きい場合(高ラディックスの 800G スイッチ)、これがスイッチボード上にリタイマーやギアボックスが搭載される理由です(スイッチの内部)。

IEEE 附属書の背後にある OIF CEI

OIF CEIレート/変調方式IEEE における対応規格伝送距離クラス
CEI-28G-VSR28 GBd NRZCAUI-4 C2M超短距離(モジュール)
CEI-28G-SR / -MR / -LR28 GBd NRZCAUI-4 C2C/バックプレーン短距離/中距離/長距離(バックプレーン)
CEI-56G-VSR-PAM456 GBd PAM4400GAUI-8 / 200GAUI-4 C2Mモジュール
CEI-56G-MR/LR-PAM456 GBd PAM4200GBASE-KR4 クラスバックプレーン
CEI-112G-VSR-PAM4112 GBd PAM4400GAUI-4 / 800GAUI-8 C2Mモジュール
CEI-112G-XSR / -MR / -LR112 GBd PAM4ダイ間/C2C/バックプレーン
CEI-112G-Linear-PAM4112 GBd PAM4LPO のホストインターフェースモジュール、リニア
CEI-224G(策定中)224 GBd PAM4800GAUI-4 / 1.6TAUI-8

OIF が電気的なエンベロープを公開し、IEEE の附属書はそれらを参照または整合させています。

電気レーンと光レーン

モジュール電気側(ホスト)光側(ライン)モジュール内での変換
10GBASE-LR SFP+1 × 10G1 波長 × 10Gなし
40GBASE-LR44 × 10G4 波長 × 10Gなし(WDM 合波器)
100GBASE-SR4 / LR44 × 25G NRZ4心 / 4 波長 × 25Gなし
100GBASE-DR / FR1 / LR14 × 25G NRZ1 波長 × 100G PAM4ギアボックス + PAM4 DSP(4:1)
QSFP112 上の 100G(100GAUI-1)1 × 100G PAM41 × 100G PAM4リタイムのみ
200GBASE-FR44 × 50G PAM44 波長 × 50G PAM4リタイム
400GBASE-DR4 / FR48 × 50G PAM44心 / 4 波長 × 100G PAM4DSP 内でギアボックス 2:1
400GBASE-SR88 × 50G PAM48心 × 50G PAM4リタイム
400GAUI-4 ホストでの 400G4 × 100G PAM44 × 100G PAM4リタイム(または LPO でリニア)
800G-DR8 / 2×FR48 × 100G PAM48心 / 2 × 4 波長 × 100Gリタイム
800G-DR4(200G/波長)8 × 100G PAM44 × 200G PAM4ギアボックス 2:1
1.6T-DR8(OSFP224)8 × 200G PAM48 × 200G PAM4リタイム

このギアボックスがあるために、400G-DR4 モジュールは 8–10 W を消費し、400G-SR8 はそれより少なく済みます。また、CMIS がアプリケーションごとに hostmedia のインターフェース ID を別々に持つ理由でもあります(CMIS)。

信号調整を担うのは誰か

世代モジュール側ホスト側
10G SFP+(SFI)リミッティングアンプまたはリニア TIA;大半は CDR なしCTLE/DFE 等化を備えた SerDes;LRM 向けには EDC
10G XFP(XFI)CDR通常の SerDes
25G SFP28、100G QSFP28Tx と Rx の CDR(バイパス可能:SFF-8636 バイト 98/99)SerDes の FFE/DFE;モジュールの制御バイトでプリエンファシスをプログラム可能(SFF-8636 ページ 03h 234–241:Rx 出力振幅/エンファシス、Tx 入力イコライゼーション)
PAM4 200G–800GFFE/DFE/MLSE を備えた DSP リタイマー;ホスト側イコライザー設定は CMIS 経由(ページ 10h/11h の Tx 入力 EQ、Rx 出力振幅/プリカーソル/ポストカーソル)SerDes DSP
LPO 400G/800Gリニアなドライバーと TIA、DSP なしスイッチ ASIC の SerDes DSP がチャネル全体を補償する;ホストは LPO 対応かつ直結である必要がある(DSP と LPO
リタイム型とリニア型の AEC/ACC ケーブルAEC:プラグ内に DSP;ACC:リニアアンプ上記と同様(ケーブル内部構造

レート選択と CDR バイパスの制御:レートとアプリケーションの選択CDR

CodingBox では

SFF-8636 モジュールでは、CodingBox は CDR-present ビット、レート選択機能、等化/エンファシスの制御バイトを表示します。CMIS モジュールでは、ホストインターフェース ID(CAUI-4、 400GAUI-8、100GAUI-1…)とメディアインターフェース ID を対応付けたアプリケーションテーブルを表示します。これは、ホストがレーン数と変調方式を選ぶ際に使う宣言情報です。400GAUI-8 のみをアドバタイズするモジュールは、光学系がどれほど優れていても、400GAUI-4(QSFP112 クラス)のポートでは動作しません(Check transceiverCMIS 上位ページ)。


この記事に不正確な点や誤りを見つけた場合は、該当する箇所を選択して Ctrl+Enter を押すと、できます。