DAC، AOC اور AEC کیبلز کے اندر

ٹرانسیور جیسی شکل کے سروں والی کیبل ہوسٹ کے لیے ٹرانسیور ہے: یہ شناخت پیش کرتی ہے، تشخیص پیش کر سکتی ہے اور وہی پنز استعمال کرتی ہے۔ اندر کا سامان بالکل مختلف ہوتا ہے — تانبے کے جوڑے اور چھوٹا EEPROM بورڈ، یا ان کے درمیان فائبر ربن کے ساتھ آپٹیکل انجنوں کا جوڑا، یا ری ٹائمر چپس جو تانبے کی رینج بڑھاتی ہیں۔ یہ صفحہ تین خاندانوں کو کھولتا ہے اور دکھاتا ہے کہ ان کی ساخت میموری، DDM اور نظر آنے والی خرابیوں میں کیسے ظاہر ہوتی ہے۔

تین خاندان

ہوسٹ سائیڈ رویہ، آٹو نیگوشی ایشن اور کوڈنگ اصول: کاپر Ethernet اور DAC؛ فیلڈ کی خرابیاں: DAC اور AOC کے مسائل۔

پیسو DAC

 plug A ─ paddle card (EEPROM, ground, pull-ups) ─ twinax pairs ×2 (SFP) / ×8 (QSFP) / ×16 (QSFP-DD) ─ paddle card ─ plug B

• صرف الیکٹریکل: ہوسٹ SerDes براہ راست تانبے کو چلاتا ہے؛ لاس لمبائی اور فریکوئنسی کے ساتھ بڑھتا ہے (3 m کی 30 AWG کے لیے 12.9 GHz پر ≈ 10–20 dB)، اسی لیے ہر نسل کے ساتھ رینج کم ہوتی ہے اور 25G+ کیبل کلاسز کو لاس سے متعین کرتا ہے (CA-25G-N/S/L) اور انہیں FEC کے ساتھ جوڑتا ہے (FEC اور لنک ٹریننگ)۔
• شناخت: ہر پلگ میں EEPROM (صرف A0h) — اکثر ہر سرے پر مختلف مواد ہوتا ہے (سیریل سفکس، کبھی کیبل کو دوبارہ لیبل کرنے پر مختلف وینڈر)۔ اہم بائٹس: کنیکٹر 23h، کیبل ٹیکنالوجی بٹس (پیسو کاپر)، میٹر میں لمبائی (SFP بائٹ 18، QSFP بائٹ 146، CMIS 202)، طول موج فیلڈز میں 2.5/5/7/12.9 GHz پر اٹینیوایشن (مطابقت کوڈز)۔
• A2h نہیں، نہ درجہ حرارت، نہ LOS — ہوسٹ کے پاس مانیٹر کرنے کو کچھ نہیں؛ صرف موجودگی اور شناخت ہے۔
• خرابیاں: موڑنے سے ٹوٹا جوڑا (ایک لین مردہ)، پیڈل کارڈ کا پھٹا سولڈر (وقفے وقفے سے خرابی)، ناموزوں یا غائب شناخت (ہوسٹ ایک سرا مسترد کرتا ہے)، ہوسٹ ایکولائزر کے لیے حد سے زیادہ لمبی کیبل (ایک سوئچ میں چلتی ہے، دوسرے میں نہیں)۔

ایکٹیو کاپر: ACC اور AEC

ACC رینج ایک یا دو میٹر بڑھانے کے لیے اینالاگ ایمپلیفیکیشن شامل کرتی ہے؛ AEC ہر پلگ میں فی لین ری ٹائمر یا DSP شامل کرتی ہے، اس لیے ہر تانبے کی رن کو صرف پلگ سے پلگ تک جانا ہوتا ہے اور سگنل دوبارہ جنریٹ ہوتا ہے — اسی طرح AI ریکس میں 400G/800G تانبا 5–7 m تک پہنچتا ہے۔ AEC پلگز گرم چلتے ہیں (3–6 W)، ڈیٹا پاتھ حالتوں اور فرم ویئر کے ساتھ CMIS ماڈیول کے طور پر ظاہر ہوتے ہیں، اور پورٹ سے حقیقی پاور لیتے ہیں — آپٹکس کی طرح پاور کلاس چیک کریں (پاور اور حرارت)۔ دونوں متعلقہ SFF-8024 کوڈز (BER کلاس AOC/ACC کوڈز 01h/08h/18h/19h، 30h–33h) کے ساتھ ایکٹیو کیبل کے طور پر کوڈ کیے جاتے ہیں، پیسو کاپر کے طور پر نہیں۔

ایکٹیو آپٹیکل کیبل

 plug A: driver ─► VCSEL array ─► lens ─► MMF ribbon (OM3, 4/8/12 fibres) ─► lens ─► PD array ─► TIA ─► plug B
         TIA ◄── PD array ◄── lens ◄── ribbon ◄────────────────────────────── lens ◄── VCSEL array ◄── driver
         controller (DDM, identity)                                                controller (DDM, identity)

• ہر پلگ ایک COB آپٹیکل انجن ہے — مولڈڈ لینس ارے کے نیچے ننگے VCSEL اور PD ڈائز، فائبر ربن سے چپکے ہوئے؛ کہیں بھی کنیکٹر نہیں (چپ-آن-بورڈ)۔
• OM3/OM4 ربن پر 850 nm VCSELs: کم قیمت، کم پاور، 100 m کلاس؛ طول موج اور فائبر مقرر ہیں، اس لیے AOC کو SR ماڈیول (850 nm، MMF لمبائیاں) کی طرح کوڈ کیا جاتا ہے مگر کنیکٹر 23h کے ساتھ۔
• ہر سرے پر DDM حقیقی ہے: درجہ حرارت، Vcc، فی لین بایس، Tx اور Rx پاور — Rx نمبرز اندرونی لنک بیان کرتے ہیں۔ AOC کے اندر ایک لین پر کم Rx کا مطلب اس لین کا VCSEL یا فائبر ناکام ہو رہا ہے؛ صاف کرنے کے لیے کوئی کنیکٹر نہیں۔
• بریک آؤٹ AOC (QSFP سے 4 × SFP): QSFP سرا ایک شناخت اور 4-لین DDM رکھتا ہے؛ ہر SFP سرا اپنی سنگل-لین شناخت اور DDM رکھتا ہے۔
• خرابیاں: موڑ رداس کی خلاف ورزی (ایک یا زیادہ لینز گر جاتے ہیں)، گنجان فیس پلیٹس میں انجن کا زیادہ گرم ہونا، ایک لین میں VCSEL کی عمر بڑھنا، پلگ کا کنٹرولر مردہ ہونا (وہ سرا غائب جبکہ دوسرا ٹھیک پڑھتا ہے)۔

دونوں سروں کی کوڈنگ

ہوسٹس ہر سرے کو آزادانہ پڑھتے ہیں؛ کیبل صرف تب قبول ہوتی ہے جب دونوں سرے اپنے متعلقہ ہوسٹس کی پالیسی پاس کریں۔ عام تقاضے:

وہ کیبل جو سوئچ A سے سوئچ B تک لنک کرے مگر الٹی سمت میں نہیں، عموماً ایک سرے کی کوڈنگ مختلف رکھتی ہے۔ بینچ پر دونوں پلگز پڑھنا تیز ترین جانچ ہے (علامتی اشاریہ)۔

آپٹکس کے بجائے کیبلز کیوں

CodingBox میں

CodingBox ہر پلگ کو اس ماڈیول کے طور پر پڑھتا ہے جس کا وہ دعویٰ کرتا ہے: لمبائی، اٹینیوایشن اور کیبل کلاس کوڈز کے ساتھ DAC شناختیں؛ مکمل فی لین DDM کے ساتھ AOC سرے؛ CMIS ماڈیول کے طور پر AEC سرے۔ کیبل کو کوڈ کرنے کا مطلب دونوں سروں کو ہم آہنگ انداز میں کوڈ کرنا ہے — code database ایک جوڑے کو ساتھ رکھتا ہے، اور EEPROM editor ان لمبائی اور اٹینیوایشن فیلڈز کو سنبھالتا ہے جو آپٹکس میں نہیں ہوتے۔

ہر InfiniBand نسل کے لیے کیبل رینج کلاسز اور سپلٹ ترتیبیں: IB کیبلنگ؛ GPU کلسٹر میں میڈیا امتزاج کیسے ظاہر ہوتا ہے: AI کلسٹر کی کیبلنگ۔