फ़ॉर्म फ़ैक्टर और डेटा रेट के अनुसार लेज़र

किसी मॉड्यूल के अंदर कौन-सा लेज़र बैठता है, यह दो चीज़ों से तय होता है — वह प्रति-लेन रेट जिसे लेज़र को मॉड्युलेट करना है और वह रीच जिसे उसे कवर करना है — और हर फ़ॉर्म फ़ैक्टर जनरेशन के साथ दोनों बढ़ते गए हैं। यह पेज हर स्टेप पर इस्तेमाल हुई लेज़र और रिसीवर तकनीक का नक़्शा देता है, 1G GBIC से लेकर 800G OSFP तक।

रूल ऑफ़ थंब

रीच	फ़ाइबर	लेज़र	रिसीवर
≤ 100–500 m	मल्टी-मोड	VCSEL 850 nm, डायरेक्ट मॉड्यूलेशन	PIN
500 m – 2 km	सिंगल-मोड	DFB (DML) या SiPh 1310 nm	PIN
10 km	सिंगल-मोड	10–25G तक DFB (DML); प्रति लेन 50–100G पर EML	PIN
40 km	सिंगल-मोड	EML 1550 या LAN-WDM, कूल्ड	PIN या APD
80 km+	सिंगल-मोड	EML + APD, या कोहेरेंट ट्यून करने योग्य	APD / कोहेरेंट

रेट भी उसी दिशा में धकेलती है: 10G तक एक डायरेक्ट मॉड्युलेटेड लेज़र ठीक रहता है; 25G पर DML मार्जिनल हो जाता है और EML/VCSEL-25G आगे आते हैं; प्रति लेन 50G PAM4 से, EML या सिलिकॉन-फ़ोटोनिक्स मॉड्युलेटर हावी हो जाते हैं; प्रति लेन 100G+ पर VCSEL अपनी सीलिंग तक पहुँच जाते हैं।

जनरेशन दर जनरेशन

1G — GBIC और SFP (1990 का दशक → )

PMD	लेज़र	डिटेक्टर
1000BASE-SX	850 nm VCSEL	GaAs PIN
1000BASE-LX	1310 nm FP (बाद में DFB)	InGaAs PIN
1000BASE-EX / ZX	1310 / 1550 nm DFB	PIN; 80–120 km ZX पर APD
CWDM SFP	20 nm ग्रिड पर अनकूल्ड DFB	PIN, 80 km+ पर APD

FP लेज़र का मल्टी-मोड स्पेक्ट्रम 1.25 Gb/s पर स्वीकार्य था; VCSEL ने 1G मल्टी-मोड ऑप्टिक्स को लगभग मुफ़्त बना दिया। देखें GBIC, SFP।

10G — XFP, SFP+ (2002 → )

PMD	लेज़र	डिटेक्टर
10GBASE-SR	850 nm 10G VCSEL	PIN
10GBASE-LRM	1310 nm FP/DFB + होस्ट EDC	PIN
10GBASE-LR	1310 nm DFB, डायरेक्ट मॉड्यूलेशन	PIN
10GBASE-ER	1550 nm EML, कूल्ड	PIN / APD
10GBASE-ZR / 80 km	1550 nm EML, कूल्ड	APD
DWDM 10G, ट्यून करने योग्य	कूल्ड DFB या ट्यून करने योग्य (DBR/ITLA) + EML	APD

10G ही वह पड़ाव है जहाँ 10 km से आगे की हर चीज़ के लिए EML और APD स्टैंडर्ड बन गए, और जहाँ XFP के इन-मॉड्यूल CDR की जगह SFP+ के होस्ट-साइड डिज़ाइन ने ले ली (XFP, SFP+)।

25G — SFP28 (2015 → )

PMD	लेज़र	डिटेक्टर
25GBASE-SR	850 nm 25G VCSEL	PIN
25GBASE-LR	1310 nm 25G DFB (DML) या EML	PIN
25GBASE-ER	1310 nm EML	APD

RS-FEC 25G के साथ आता है, जिससे सस्ते लेज़र भी pre-FEC BER पॉइंट पर स्पेक पूरा कर पाते हैं।

40G — QSFP+ (2010 → )

PMD	लेज़र	डिटेक्टर
40GBASE-SR4	4 × 10G VCSEL ऐरे, चिप-ऑन-बोर्ड	4 × PIN ऐरे
40GBASE-LR4	CWDM 1271–1331 nm पर 4 × DFB, अनकूल्ड	4 × PIN + डीमक्स
40G PSM4	4 × 1310 nm DFB	4 × PIN

पहला मास-मार्केट पैरेलल ऑप्टिक्स; एक बोर्ड पर VCSEL ऐरे, लेंस ऐरे और MPO फ़ेरूल के साथ, तब से हर SR4/SR8 के लिए पैटर्न सेट कर गया (QSFP+, चिप-ऑन-बोर्ड)।

100G — QSFP28 (2015 → )

PMD	लेज़र	डिटेक्टर
100GBASE-SR4	4 × 25G VCSEL (COB)	4 × PIN
100G CWDM4 / CLR4	4 × 25G DFB (DML), अनकूल्ड CWDM	4 × PIN + डीमक्स
100G PSM4	4 × 25G DFB या एक CW लेज़र से SiPh MZM	4 × PIN (SiPh पर Ge)
100GBASE-LR4 / ER4	LAN-WDM पर 4 × 25G EML, कूल्ड	PIN / APD
100GBASE-DR / FR / LR	1 × 100G PAM4 EML या SiPh	PIN, लीनियर TIA + DSP
100G DWDM / ZR-क्लास	ट्यून करने योग्य + EML या कोहेरेंट	APD / कोहेरेंट

100G वह जनरेशन है जहाँ सिलिकॉन फ़ोटोनिक्स वॉल्यूम प्रोडक्शन में आया (PSM4, DR) और जहाँ अनकूल्ड DFB (CWDM4, 2 km) और कूल्ड EML (LR4, 10 km) के बीच के बँटवारे ने प्राइस लैडर तय की (QSFP28)।

200G / 400G — QSFP56, QSFP-DD, OSFP (2019 → )

PMD	लेज़र	डिटेक्टर
200G/400G SR4 / SR8	50G PAM4 VCSEL ऐरे (COB)	PIN ऐरे + DSP
400GBASE-DR4	4 × 100G PAM4 EML या SiPh MZM, 1310 nm	PIN + DSP
400GBASE-FR4 / LR4	CWDM पर 4 × 100G EML, कूल्ड	PIN
400GBASE-FR8 / LR8	LAN-WDM पर 8 × 50G EML	PIN
400ZR / ZR+	ट्यून करने योग्य नैनो-ITLA + SiPh कोहेरेंट मॉड्युलेटर	कोहेरेंट रिसीवर

PAM4 DSP को हर मॉड्यूल का हिस्सा बना देता है और लेज़र को प्रति लेन 100G तक धकेलता है — EML और SiPh का इलाक़ा (QSFP-DD, OSFP)।

800G और 1.6T — OSFP, QSFP-DD800, OSFP-XD (2022 → )

PMD	लेज़र	डिटेक्टर
800G SR8	100G PAM4 VCSEL (VCSEL की सीलिंग)	PIN + DSP
800G DR8 / 2×DR4	8 × 100G EML या SiPh	PIN + DSP
800G 2×FR4	CWDM पर 8 × 100G EML	PIN
1.6T DR8 (200G/लेन)	200G PAM4 EML, SiPh, थिन-फ़िल्म लिथियम नायोबेट मॉड्युलेटर	PIN + DSP
LPO वेरिएंट	वही लेज़र, कोई मॉड्यूल DSP नहीं — होस्ट इक्वलाइज़ करता है	सिर्फ़ लीनियर TIA

हर जनरेशन में दिखने वाले ट्रेंड

डायरेक्ट से एक्सटर्नल मॉड्यूलेशन की ओर — ≤ 25G के लिए DML, इससे ऊपर EML/MZM।
प्रति-लेन एक लेज़र से प्रति-मॉड्यूल एक लेज़र की ओर — SiPh एक CW सोर्स को लेन में बाँट देता है।
हर्मेटिक TO-can से नंगी डाई की ओर — पैरेलल ऑप्टिक्स के लिए चिप-ऑन-बोर्ड, सिंगल-मोड के लिए SiPh इंटीग्रेशन।
रेट बढ़ने के साथ VCSEL की रीच घटती है — 1G पर 550 m, 25G पर 100 m, 100G पर 50–100 m; सिंगल-मोड DR छोटे डेटा-सेंटर लिंक तक पर हावी हो रहा है।
कोहेरेंट प्लगेबल में आ गया — ट्रांसपोर्ट रिसीवर अब एक QSFP-DD में समा जाता है।
पावर नई सीमा है — कूल्ड EML, DSP और ITLA 400G/800G मॉड्यूल को 15–20 W तक धकेलते हैं, जिससे LPO और को-पैकेज्ड ऑप्टिक्स को बढ़ावा मिलता है।

कोडिंग और डायग्नोस्टिक्स के लिए यह क्यों मायने रखता है

स्विच जो पहचान जानकारी वाले बाइट पढ़ता है — तरंगदैर्ध्य, रीच, कंप्लायंस कोड — वे अंदर के लेज़र के लिए एक प्रॉक्सी हैं। एक VCSEL SR4 मॉड्यूल को LR4 के तौर पर कोड करने से इसके 850 nm लेज़र नहीं बदल जाते; होस्ट वह सिंगल-मोड रीच चाहेगा जो यह दे ही नहीं सकता। और लेज़र टाइप के हिसाब से DDM सिग्नेचर अलग होता है — VCSEL का कुछ-mA बायस बनाम EML का दसियों mA प्लस एक TEC — इसलिए जो बायस वैल्यू एक के लिए “सामान्य” है वही दूसरे के लिए अलार्म है (लेज़र के प्रकार, रिसीवर)।

इसी कहानी का सिग्नल-प्रोसेसिंग वाला पहलू — लिमिटिंग एम्प्लिफ़ायर से लेकर DSP, LPO और कोहेरेंट तक — मॉड्यूलेशन और DSP में है; पैकेजिंग वाला पहलू ऑप्टिकल पैकेजिंग में।

अगर आपको इस सामग्री में कोई अशुद्धि या त्रुटि दिखे, तो संबंधित अंश चुनें और Ctrl+Enter दबाकर ।