CMIS लेन पेज रजिस्टर मैप (10h, 11h, VDM, CDB)

CMIS मॉड्यूल में हर लेन से जुड़ी हर चीज़ बैंक्ड पेज में रहती है: बैंक b (लोअर बाइट 126) लेन 8b+1 … 8b+8 को कवर करता है। पेज 10h वह जगह है जहाँ होस्ट लिखता है — डेटा-पाथ इनिशियलाइज़ेशन, Tx डिसेबल, पोलैरिटी, स्क्वेल्च, इक्वलाइज़ेशन और वे स्टेज्ड कंट्रोल सेट जो एप्लिकेशन चुनते हैं; पेज 11h वह जगह है जहाँ से यह वापस पढ़ता है — डेटा-पाथ स्टेट, प्रति-लेन फ़्लैग, मॉनिटर, कॉन्फ़िगरेशन स्टेटस और एक्टिव कंट्रोल सेट। पेज 20h–2Fh में VDM होता है और 9Fh में CDB मेलबॉक्स। यह पेज मुख्य बाइट सूचीबद्ध करता है, CMIS 5.x के हिसाब से तैयार किए गए (कुछ सिग्नल-इंटीग्रिटी फ़ील्ड की बाइट पोज़िशन 4.x और 5.x के बीच अलग हैं; उन्हें रेंज के तौर पर दिया गया है)। विवरण: CMIS।

लेजेंड: प्रति-लेन बाइट लेन n के लिए बिट n−1 इस्तेमाल करते हैं (bit 0 = लेन 1 … bit 7 = लेन 8); जब तक बताया न जाए, निबल फ़ील्ड हर जोड़ी की विषम लेन के लिए बिट 7–4 और सम लेन के लिए बिट 3–0 इस्तेमाल करती हैं · rsvd = रिज़र्व्ड।

पेज 10h — लेन कंट्रोल (होस्ट लिखता है)

बाइट	फ़ील्ड	बिट / कंटेंट
128	DPDeinitLane	बिट प्रति लेन: 1 = डीइनिशियलाइज़ करें (लेन के डेटा पाथ को DPDeactivated पर ले जाएँ)
129	rsvd	—
130	OutputDisableTx	बिट प्रति लेन: 1 = Tx आउटपुट (लेज़र) बंद
131	PolarityFlipTx	बिट प्रति लेन: Tx इलेक्ट्रिकल इनपुट इनवर्ट करें
132	SquelchDisableTx	बिट प्रति लेन: 1 = ऑटोमैटिक Tx स्क्वेल्च डिसेबल करें
133	ForceSquelchTx	बिट प्रति लेन: 1 = Tx स्क्वेल्च फ़ोर्स करें
134	rsvd	—
135	AdaptiveInputEqEnableTx	बिट प्रति लेन: 1 = अडैप्टिव होस्ट-साइड इनपुट इक्वलाइज़ेशन
136	AdaptiveInputEqRecallTx	बिट प्रति लेन: स्टोर की गई EQ सेटिंग रीकॉल करें (4.x: फ़्रीज़)
137	rsvd	—
138–141	FixedInputEqTargetTx	निबल प्रति लेन (138: लेन 1–2 … 141: लेन 7–8): फ़िक्स्ड इनपुट EQ कोड 0–15
142	rsvd	—
143	ApplyDPInitLane	बिट प्रति लेन: 1 = Staged Control Set 0 लागू करें और DPInit चलाएँ
144	ApplyImmediateLane	बिट प्रति लेन: डेटा पाथ को दोबारा इनिशियलाइज़ किए बिना SCS0 लागू करें
145–152	स्टेज्ड कंट्रोल सेट 0 — डेटा-पाथ कॉन्फ़िगरेशन	प्रति लेन एक बाइट (145 = लेन 1 … 152 = लेन 8): बिट 7–4 AppSelCode (1–15 = डिस्क्रिप्टर इंडेक्स, 0 = कोई नहीं) · 3–1 DataPathID (डेटा पाथ की पहली होस्ट लेन − 1) · 0 ExplicitControl (1 = नीचे की SI सेटिंग इस्तेमाल करें, एप्लिकेशन डिफ़ॉल्ट की जगह)
153	SCS0 AdaptiveInputEqEnableTx	बिट प्रति लेन
154	SCS0 AdaptiveInputEqRecallTx	बिट प्रति लेन
155	rsvd	—
156–159	SCS0 FixedInputEqTargetTx	निबल प्रति लेन
160	SCS0 CDREnableTx	बिट प्रति लेन: 1 = Tx CDR ऑन, 0 = बायपास
161	SCS0 CDREnableRx	बिट प्रति लेन
162–165	SCS0 OutputEqPreCursorTargetRx	निबल प्रति लेन
166–169	SCS0 OutputEqPostCursorTargetRx	निबल प्रति लेन
170–173	SCS0 OutputAmplitudeTargetRx	निबल प्रति लेन
174–177	rsvd	—
178–210	Staged Control Set 1	145–177 जैसा ही ले-आउट (178–185 डेटा-पाथ कॉन्फ़िगरेशन, 186–210 SI टारगेट)
211–255	Rx आउटपुट कंट्रोल और मास्क	प्रति लेन OutputDisableRx, PolarityFlipRx, SquelchDisableRx; पेज 11h के लिए फ़्लैग मास्क (बाइट पोज़िशन रिविज़न अनुसार)

सिलेक्शन फ़्लो: 145–152 लिखें → लेन के लिए 143 सेट करें → ConfigStatus के लिए पेज 11h 202–205 पोल करें → डेटा-पाथ स्टेट के लिए 128–131 पढ़ें — CMIS, स्पीड और रेट।

पेज 11h — लेन स्टेटस (होस्ट पढ़ता है)

बाइट	फ़ील्ड	बिट / कंटेंट
128	DPStateHostLane 1–2	3–0 लेन 1 स्टेट · 7–4 लेन 2 स्टेट (नीचे कोड टेबल)
129	DPStateHostLane 3–4	ऊपर जैसा
130	DPStateHostLane 5–6	—
131	DPStateHostLane 7–8	—
132–133	rsvd	—
134	DPStateChangedFlag	बिट प्रति लेन; लैच्ड
135	TxFaultFlag	बिट प्रति लेन
136	TxLOSFlag	बिट प्रति लेन (होस्ट-साइड इनपुट LOS)
137	TxCDRLOLFlag	बिट प्रति लेन
138	TxAdaptiveInputEqFailFlag	बिट प्रति लेन
139	Tx पावर हाई अलार्म	बिट प्रति लेन
140	Tx पावर लो अलार्म	—
141	Tx पावर हाई वार्निंग	—
142	Tx पावर लो वार्निंग	—
143	Tx बायस हाई अलार्म	—
144	Tx बायस लो अलार्म	—
145	Tx बायस हाई वार्निंग	—
146	Tx बायस लो वार्निंग	—
147	RxLOSFlag	बिट प्रति लेन (मीडिया-साइड LOS)
148	RxCDRLOLFlag	बिट प्रति लेन
149	Rx पावर हाई अलार्म	—
150	Rx पावर लो अलार्म	—
151	Rx पावर हाई वार्निंग	—
152	Rx पावर लो वार्निंग	—
153	OutputStatusRx	बिट प्रति लेन: 1 = Rx आउटपुट एनेबल्ड/वैलिड
154–169	Tx पावर मॉनिटर	प्रति लेन 2 बाइट (154–155 लेन 1 … 168–169 लेन 8), अनसाइन्ड, 0.1 µW
170–185	Tx बायस मॉनिटर	प्रति लेन 2 बाइट, 2 µA × मल्टीप्लायर
186–201	Rx पावर मॉनिटर	प्रति लेन 2 बाइट, 0.1 µW
202	ConfigStatus लेन 1–2	3–0 लेन 1 · 7–4 लेन 2 (नीचे कोड टेबल)
203	ConfigStatus लेन 3–4	—
204	ConfigStatus लेन 5–6	—
205	ConfigStatus लेन 7–8	—
206–213	एक्टिव कंट्रोल सेट — डेटा-पाथ कॉन्फ़िगरेशन	प्रति लेन एक बाइट, पेज 10h 145–152 जैसा ही ले-आउट: वह कॉन्फ़िगरेशन जो असल में लागू है
214–234	एक्टिव कंट्रोल सेट — SI सेटिंग्स	अडैप्टिव EQ enable/recall, फ़िक्स्ड EQ, CDR Tx/Rx, Rx pre/post-cursor, Rx amplitude — SCS ले-आउट की मिरर
235	DPInitPending	बिट प्रति लेन: 1 = एक स्टेज्ड कॉन्फ़िगरेशन ApplyDPInit का इंतज़ार कर रहा है
236–255	rsvd / रिविज़न अनुसार फ़्लैग	—

डेटा-पाथ स्टेट कोड (बाइट 128–131)

कोड	स्टेट	अर्थ
1h	DPDeactivated	लेन आइडल; Tx बंद
2h	DPInit	लागू कॉन्फ़िगरेशन के साथ इनिशियलाइज़ हो रहा है
3h	DPDeinit	टियर डाउन हो रहा है
4h	DPActivated	Tx ऑन, डेटा फ़्लो हो रहा है
5h	DPTxTurnOn	लेज़र चालू हो रहा है
6h	DPTxTurnOff	लेज़र बंद हो रहा है
7h	DPInitialized	कॉन्फ़िगर हो चुका, Tx एनेबल का इंतज़ार
0h, 8h–Fh	rsvd	—

ConfigStatus कोड (बाइट 202–205)

कोड	स्टेटस	अर्थ
0h	ConfigUndefined	अभी तक कोई कॉन्फ़िगरेशन लागू नहीं
1h	ConfigSuccess	स्टेज्ड सेट स्वीकार किया गया और लागू है
2h	ConfigRejected	सामान्य अस्वीकृति
3h	ConfigRejectedInvalidAppSel	AppSel कोड एडवरटाइज़ नहीं किया गया
4h	ConfigRejectedInvalidDataPath	उस एप्लिकेशन के लिए DataPathID की अनुमति नहीं
5h	ConfigRejectedInvalidSI	सिग्नल-इंटीग्रिटी टारगेट रेंज से बाहर
6h	ConfigRejectedLaneInUse	लेन पहले से ही किसी और एक्टिव डेटा पाथ का हिस्सा है
7h	ConfigRejectedPartialDataPath	डेटा पाथ की सभी लेन कॉन्फ़िगर नहीं की गईं
8h–Bh	rsvd	—
Ch	ConfigInProgress	लागू हो रहा है
Dh–Fh	custom	विक्रेता

पेज 12h — ट्यून करने योग्य लेज़र कंट्रोल (प्रति लेन)

चैनल नंबर सेट, तरंगदैर्ध्य/फ़्रीक्वेंसी सेट, फ़ाइन-ट्यूनिंग ऑफ़सेट, ट्यूनिंग स्टेटस और प्रति-लेन फ़्लैग, पेज 04h पर क्षमताओं के साथ — ट्यून करने योग्य मेमोरी मैप।

पेज 20h–2Fh — VDM (Versatile Diagnostics Monitoring)

पेज	कंटेंट	ले-आउट
20h–23h	Descriptors	प्रति ऑब्ज़र्वेबल 2 बाइट (128–255 → प्रति पेज 64, कुल 256): बाइट 0 बिट 7–4 थ्रेशोल्ड-सेट ID, 3–0 लेन (0 = मॉड्यूल-लेवल); बाइट 1 ऑब्ज़र्वेबल प्रकार (1 लेज़र एज · 2 TEC करंट · 3 लेज़र फ़्रीक्वेंसी एरर · 4 लेज़र तापमान · 5/6 eSNR मीडिया/होस्ट · 7/8 PAM4 लेवल ट्रांज़िशन मीडिया/होस्ट · 9–16 प्री-FEC BER मिन/मैक्स/ऐवरेज/करंट मीडिया/होस्ट · 17–24 FERC मिन/मैक्स/ऐवरेज/करंट मीडिया/होस्ट · 128+ कोहेरेंट सेट)
24h–27h	Samples	प्रति ऑब्ज़र्वेबल 2 बाइट, अपने डिस्क्रिप्टर जैसा ही इंडेक्स; फ़ॉर्मैट U16 / S16 / F16
28h–2Bh	Thresholds	प्रति थ्रेशोल्ड सेट 8 बाइट: हाई अलार्म, लो अलार्म, हाई वार्निंग, लो वार्निंग
2Ch–2Fh	फ़्लैग और मास्क	प्रति ऑब्ज़र्वेबल अलार्म/वार्निंग फ़्लैग (2Ch–2Dh) और मास्क (2Eh–2Fh)

F16 रेशियो फ़ॉर्मैट: बिट 15–11 एक्सपोनेंट e, बिट 10–0 मैंटिसा m; वैल्यू = m × 10^(e − 24)। विवरण: VDM और FEC मेट्रिक्स।

पेज 9Fh — CDB कमांड ब्लॉक

बाइट	फ़ील्ड	कंटेंट
128–129	CMD ID	कमांड आइडेंटिफ़ायर, MSB पहले (0000h क्वेरी स्टेटस · 0040h मॉड्यूल फ़ीचर · 0041h फ़र्मवेयर-मैनेजमेंट फ़ीचर · 0100h फ़र्मवेयर इन्फ़ो पाएँ · 0101h फ़र्मवेयर डाउनलोड शुरू करें · 0102h एबॉर्ट · 0103h फ़र्मवेयर ब्लॉक LPL लिखें · 0104h फ़र्मवेयर ब्लॉक EPL लिखें · 0107h डाउनलोड पूरा करें · 0109h इमेज रन करें · 010Ah इमेज कमिट करें)
130–131	EPL length	पेज A0h–AFh में एक्सटेंडेड पेलोड के बाइट
132	LPL length	लोकल पेलोड के बाइट (0–120)
133	CdbChkCode	128–132 और LPL पर चेकसम: (Σ) mod 256 का one's complement
134	RPL length	मॉड्यूल द्वारा लिखी गई रिप्लाई पेलोड की लंबाई
135	RplChkCode	रिप्लाई चेकसम
136–255	LPL	लोकल पेलोड (कमांड पैरामीटर / रिप्लाई)
A0h–AFh 128–255	EPL	एक्सटेंडेड पेलोड के 2048 तक बाइट

बाइट 129 (CMD ID का LSB) को सबसे आख़िर में लिखना एग्ज़िक्यूशन ट्रिगर करता है; इसके बाद होस्ट लोअर बाइट 37–38 (CdbStatus) को तब तक पोल करता है जब तक CdbIsBusy क्लियर न हो जाए।