ফর্ম ফ্যাক্টর ও ডেটা রেট অনুযায়ী লেজার

মডিউলের ভেতরে কোন লেজার বসবে, তা ঠিক করে দুটি বিষয়: লেজারকে যে প্রতি লেনের রেটে মডুলেট করতে হবে এবং যে পাল্লা পার করতে হবে; ফর্ম ফ্যাক্টরের প্রতিটি প্রজন্মের সঙ্গে দুটিই ক্রমাগত বেড়েছে। এই পেজে 1G GBIC থেকে 800G OSFP পর্যন্ত প্রতিটি ধাপে ব্যবহৃত লেজার ও রিসিভার প্রযুক্তির মানচিত্র দেওয়া হয়েছে।

মোটামুটি নিয়ম

পাল্লা	ফাইবার	লেজার	রিসিভার
≤ 100–500 m	মাল্টিমোড	VCSEL 850 nm, ডাইরেক্ট মডুলেশন	PIN
500 m – 2 km	সিঙ্গেল-মোড	DFB (DML) বা SiPh 1310 nm	PIN
10 km	সিঙ্গেল-মোড	10–25G পর্যন্ত DFB (DML); প্রতি লেনে 50–100G-তে EML	PIN
40 km	সিঙ্গেল-মোড	EML 1550 বা LAN-WDM, কুলিংসহ	PIN বা APD
80 km+	সিঙ্গেল-মোড	EML + APD, অথবা কোহেরেন্ট টিউনেবল	APD / কোহেরেন্ট

রেটের ক্ষেত্রেও একই প্রবণতা: 10G পর্যন্ত ডাইরেক্ট মডুলেটেড লেজারই যথেষ্ট; 25G-তে DML সীমারেখায় পৌঁছায় এবং EML/25G VCSEL তার জায়গা নেয়; প্রতি লেনে 50G PAM4 থেকে EML বা সিলিকন-ফোটনিক্স মডুলেটর প্রধান হয়ে ওঠে; প্রতি লেনে 100G+ রেটে VCSEL তার সীমায় পৌঁছে যায়।

প্রজন্ম ধরে ধরে

1G: GBIC ও SFP (1990-এর দশক থেকে)

PMD	লেজার	ডিটেক্টর
1000BASE-SX	850 nm VCSEL	GaAs PIN
1000BASE-LX	1310 nm FP (পরে DFB)	InGaAs PIN
1000BASE-EX / ZX	1310 / 1550 nm DFB	PIN; 80–120 km ZX-এ APD
CWDM SFP	20 nm গ্রিডে কুলিংবিহীন DFB	PIN, 80 km+ হলে APD

FP লেজারের মাল্টিমোড স্পেকট্রাম 1.25 Gb/s-এ গ্রহণযোগ্য ছিল; VCSEL আসার পর 1G মাল্টিমোড অপটিক্স প্রায় বিনামূল্যের মতো সস্তা হয়ে যায়। দেখুন GBIC, SFP।

10G: XFP, SFP+ (2002 সাল থেকে)

PMD	লেজার	ডিটেক্টর
10GBASE-SR	850 nm 10G VCSEL	PIN
10GBASE-LRM	1310 nm FP/DFB + হোস্টের EDC	PIN
10GBASE-LR	1310 nm DFB, ডাইরেক্ট মডুলেশন	PIN
10GBASE-ER	1550 nm EML, কুলিংসহ	PIN / APD
10GBASE-ZR / 80 km	1550 nm EML, কুলিংসহ	APD
DWDM 10G, টিউনেবল	কুলিংসহ DFB বা টিউনেবল (DBR/ITLA) + EML	APD

10 km-এর বেশি দূরত্বের জন্য EML ও APD স্ট্যান্ডার্ড হয়ে ওঠে 10G-তেই, আর এখানেই XFP-এর মডিউলের ভেতরের CDR-এর জায়গা নেয় SFP+-এর হোস্টের দিকের নকশা (XFP, SFP+)।

25G: SFP28 (2015 সাল থেকে)

PMD	লেজার	ডিটেক্টর
25GBASE-SR	850 nm 25G VCSEL	PIN
25GBASE-LR	1310 nm 25G DFB (DML) বা EML	PIN
25GBASE-ER	1310 nm EML	APD

25G-এর সঙ্গে আসে RS-FEC, যার ফলে সস্তা লেজারও FEC-এর আগের BER বিন্দুতে স্পেসিফিকেশন পূরণ করতে পারে।

40G: QSFP+ (2010 সাল থেকে)

PMD	লেজার	ডিটেক্টর
40GBASE-SR4	4 × 10G VCSEL অ্যারে, চিপ-অন-বোর্ড	4 × PIN অ্যারে
40GBASE-LR4	CWDM 1271–1331 nm-এ 4 × DFB, কুলিংবিহীন	4 × PIN + ডিমাল্টিপ্লেক্সার
40G PSM4	4 × 1310 nm DFB	4 × PIN

প্রথম ব্যাপক বাজারের প্যারালাল অপটিক্স; লেন্স অ্যারে ও MPO ফেরুলসহ বোর্ডে বসানো VCSEL অ্যারে পরবর্তী প্রতিটি SR4/SR8-এর ছাঁচ ঠিক করে দেয় (QSFP+, চিপ-অন-বোর্ড)।

100G: QSFP28 (2015 সাল থেকে)

PMD	লেজার	ডিটেক্টর
100GBASE-SR4	4 × 25G VCSEL (COB)	4 × PIN
100G CWDM4 / CLR4	4 × 25G DFB (DML), কুলিংবিহীন CWDM	4 × PIN + ডিমাল্টিপ্লেক্সার
100G PSM4	4 × 25G DFB অথবা একটি CW লেজার থেকে SiPh MZM	4 × PIN (SiPh-এ Ge)
100GBASE-LR4 / ER4	LAN-WDM-এ 4 × 25G EML, কুলিংসহ	PIN / APD
100GBASE-DR / FR / LR	1 × 100G PAM4 EML বা SiPh	PIN, লিনিয়ার TIA + DSP
100G DWDM / ZR-শ্রেণি	টিউনেবল + EML বা কোহেরেন্ট	APD / কোহেরেন্ট

100G সেই প্রজন্ম, যেখানে সিলিকন ফোটনিক্স ব্যাপক উৎপাদনে আসে (PSM4, DR), আর দামের ধাপ ঠিক হয় কুলিংবিহীন DFB (CWDM4, 2 km) ও কুলিংযুক্ত EML (LR4, 10 km) এই দুইয়ের বিভাজনে (QSFP28)।

200G / 400G: QSFP56, QSFP-DD, OSFP (2019 সাল থেকে)

PMD	লেজার	ডিটেক্টর
200G/400G SR4 / SR8	50G PAM4 VCSEL অ্যারে (COB)	PIN অ্যারে + DSP
400GBASE-DR4	4 × 100G PAM4 EML বা SiPh MZM, 1310 nm	PIN + DSP
400GBASE-FR4 / LR4	CWDM-এ 4 × 100G EML, কুলিংসহ	PIN
400GBASE-FR8 / LR8	LAN-WDM-এ 8 × 50G EML	PIN
400ZR / ZR+	টিউনেবল nano-ITLA + SiPh কোহেরেন্ট মডুলেটর	কোহেরেন্ট রিসিভার

PAM4 প্রতিটি মডিউলে DSP যুক্ত করে দেয় এবং লেজারকে প্রতি লেনে 100G-তে ঠেলে নেয়, অর্থাৎ EML ও SiPh-এর এলাকায় (QSFP-DD, OSFP)।

800G ও 1.6T: OSFP, QSFP-DD800, OSFP-XD (2022 সাল থেকে)

PMD	লেজার	ডিটেক্টর
800G SR8	100G PAM4 VCSEL (VCSEL-এর সর্বোচ্চ সীমা)	PIN + DSP
800G DR8 / 2×DR4	8 × 100G EML বা SiPh	PIN + DSP
800G 2×FR4	CWDM-এ 8 × 100G EML	PIN
1.6T DR8 (200G/লেন)	200G PAM4 EML, SiPh, থিন-ফিল্ম লিথিয়াম নায়োবেট মডুলেটর	PIN + DSP
LPO সংস্করণ	একই লেজার, মডিউলে DSP নেই; ইকুয়ালাইজেশন করে হোস্ট	শুধু লিনিয়ার TIA

সব প্রজন্মে দেখা যাওয়া প্রবণতা

ডাইরেক্ট থেকে এক্সটার্নাল মডুলেশনে: ≤ 25G-এর জন্য DML, তার ওপরে EML/MZM।
প্রতি লেনে একটি লেজার থেকে প্রতি মডিউলে একটি লেজারে: SiPh একটি CW উৎসকে সব লেনে ভাগ করে দেয়।
হারমেটিক TO-ক্যান থেকে খোলা ডাইয়ে: প্যারালাল অপটিক্সে চিপ-অন-বোর্ড, সিঙ্গেল-মোডে SiPh ইন্টিগ্রেশন।
রেট বাড়লে VCSEL-এর পাল্লা কমে: 1G-তে 550 m, 25G-তে 100 m, 100G-তে 50–100 m; ছোট ডেটা সেন্টার লিংকেও এখন সিঙ্গেল-মোড DR জায়গা নিচ্ছে।
কোহেরেন্ট এখন প্লাগযোগ্য মডিউলে: ট্রান্সপোর্ট রিসিভার এখন একটি QSFP-DD-তেই ধরে যায়।
পাওয়ার এখন নতুন সীমা: কুলিংযুক্ত EML, DSP ও ITLA 400G/800G মডিউলকে 15–20 W-এ নিয়ে যায়, আর তাই LPO ও কো-প্যাকেজড অপটিক্সের দিকে ঝোঁক বাড়ছে।

কোডিং ও ডায়াগনস্টিকসের জন্য এটি কেন প্রাসঙ্গিক

সুইচ শনাক্তকরণ তথ্যের যেসব বাইট পড়ে, অর্থাৎ তরঙ্গদৈর্ঘ্য, পাল্লা ও কমপ্লায়েন্স কোড, সেগুলো ভেতরের লেজারের পরোক্ষ নির্দেশক মাত্র। VCSEL SR4 মডিউলকে LR4 হিসেবে কোড করলে তার 850 nm লেজার বদলায় না; হোস্ট এমন সিঙ্গেল-মোড পাল্লা আশা করবে, যা মডিউল দিতে পারে না। আবার লেজারের ধরন অনুযায়ী DDM-এর বৈশিষ্ট্যও আলাদা: VCSEL-এর বায়াস কয়েক mA, আর EML-এর বায়াস কয়েক দশ mA, সঙ্গে একটি TEC; ফলে একটির জন্য “স্বাভাবিক” বায়াস মান অন্যটির জন্য অ্যালার্ম (লেজারের ধরন, রিসিভার)।

একই বিষয়ের সিগন্যাল প্রসেসিংয়ের দিক, অর্থাৎ লিমিটিং অ্যাম্প্লিফায়ার থেকে DSP, LPO ও কোহেরেন্ট পর্যন্ত: মডুলেশন ও DSP; প্যাকেজিংয়ের দিক: অপটিক্যাল প্যাকেজিং।

এই নিবন্ধে কোনো অশুদ্ধ তথ্য বা ভুল পেলে সংশ্লিষ্ট অংশটি নির্বাচন করুন এবং Ctrl+Enter চেপে ।