NRZ, PAM4 ও DSP: রিটাইমার, গিয়ারবক্স, LPO, কোহেরেন্ট

প্রতি লেনে 25G পর্যন্ত ট্রান্সিভার লেজার চালু-বন্ধ করে বিট পাঠাত এবং কম্পারেটর দিয়ে ফলাফল পড়ত। এর বেশি গতিতে অপটিক্সকে কম খরচে আর দ্রুত করা যাচ্ছিল না, তাই শিল্পখাত প্রতিটি সিম্বলে বেশি তথ্য বহনের উপায় নিয়েছে, PAM4, এবং নয়েজযুক্ত চার-স্তরের ওয়েভফর্ম পড়ার উপযোগী করতে মডিউলের ভেতরে একটি ডিজিটাল সিগন্যাল প্রসেসর বসিয়েছে। 400G+ মডিউলের বিদ্যুৎ খরচ, দাম ও লেটেন্সি এখন মূলত DSP-ই নির্ধারণ করে, তাই নতুন নকশাগুলো হয় সেটিকে আবার বাদ দিতে চায় (LPO), নয়তো আরও গভীরে সরিয়ে নেয় (কোহেরেন্ট)। এই পেজ ব্যাখ্যা করে, সিগন্যাল প্রসেসিং চেইন কী করে এবং প্রতিটি ধরন হোস্ট ও ডায়াগনস্টিকসের জন্য কী বোঝায়।

মডুলেশন ফরম্যাট

ফরম্যাট	প্রতি সিম্বলে বিট	লেনের উদাহরণ	রিসিভারের প্রয়োজন	NRZ-এর তুলনায় পেনাল্টি
NRZ (চালু/বন্ধ, 2 স্তর)	1	1G, 10G, 25G, 40G (4×10), 100G (4×25)	লিমিটিং অ্যাম্প্লিফায়ার + CDR	—
PAM4 (4 স্তর)	2	প্রতি লেনে 50G, 100G, 200G; 400G (8×50 বা 4×100), 800G	লিনিয়ার ফ্রন্ট এন্ড, ADC, DSP ইকুয়ালাইজার; RS-FEC বাধ্যতামূলক	আই ওপেনিং ≈ 9.5 dB কম → FEC ও ইকুয়ালাইজেশন লাগে
কোহেরেন্ট (দুটি পোলারাইজেশনে QPSK, 8QAM, 16QAM)	প্রতি সিম্বলে 4–8	প্রতি তরঙ্গদৈর্ঘ্যে 100G–800G (ZR, ZR+)	লোকাল-অসিলেটর লেজার, 90° হাইব্রিড, ব্যালান্সড PD, 4-চ্যানেল ADC + ভারী DSP + FEC	দীর্ঘ স্প্যানে OSNR-এ বিপুল সুবিধা

PAM4-এ আইয়ের গুণমান সাধারণ মাস্ক দিয়ে নয়, TDECQ (ট্রান্সমিটার ডিসপারশন আই ক্লোজার কোয়াটারনারি) দিয়ে মাপা হয়। এটি DSP থেকে পাওয়া একটি সংখ্যা, যা বলে স্তরগুলো ফিরে পেতে রেফারেন্স ইকুয়ালাইজারকে কতটা খাটতে হয়। স্ট্যান্ডার্ড ও FEC-এর জুটি: FEC, AN ও লিংক ট্রেনিং।

DSP কী করে

হোস্ট লেন ─► SerDes Rx ─► (রিটাইমিং) ─► গিয়ারবক্স ─► DAC ─► ড্রাইভার ─► লেজার/মডুলেটর
ফাইবার ─► PD/TIA (লিনিয়ার) ─► ADC ─► CTLE/FFE/DFE ইকুয়ালাইজার ─► স্লাইসার ─► (কোহেরেন্টে FEC) ─► গিয়ারবক্স ─► SerDes Tx ─► হোস্ট

ফাংশন	উদ্দেশ্য	মন্তব্য
রিটাইমিং	উভয় দিকে পরিষ্কার ক্লক; এটি CDR-এর কাজ, যা DSP-এর ভেতরে মিশে গেছে	CDR
ইকুয়ালাইজেশন: CTLE, FFE, DFE, কখনো MLSE	লেজার, ফটোডায়োড, ফাইবার ও PCB ট্রেসের ব্যান্ডউইথ সীমা কাটিয়ে চারটি স্তরকে আবার আলাদা করে	অ্যাডাপটিভ; লিংক চালুর সময় কয়েক ms-এ কনভার্জ করে
গিয়ারবক্স	লেনের সংখ্যা বদলায়: হোস্টের দিকে 8 × 50G PAM4 ↔ অপটিক্সের দিকে 4 × 100G PAM4 (400G DR4/FR4); 4 × 25G NRZ ↔ 2 × 50G PAM4 (100G DR)	এ কারণেই 400G মডিউলে 8টি ইলেকট্রিক্যাল ও 4টি অপটিক্যাল লেন থাকে
প্রি-ডিস্টরশন / ড্রাইভার শেপিং	লেজারের অরৈখিকতা পুষিয়ে দেয়, যাতে চারটি স্তরের ব্যবধান সমান থাকে	উৎপাদনের সময় প্রতিটি মডিউলে আলাদাভাবে টিউন করা হয়
মনিটরিং	প্রি-FEC BER-এর অনুমান, SNR, আই মেট্রিক; এগুলোই CMIS VDM-এর উৎস	VDM ও FEC মেট্রিক
FEC (শুধু কোহেরেন্টে)	মডিউলের ভেতরে oFEC / CFEC; Ethernet মডিউল RS-FEC হোস্টের ওপর ছেড়ে দেয়	400ZR: CFEC; OpenZR+: oFEC

খরচ: একটি 400G DSP 3–6 W টানে (মডিউলের পাওয়ার বাজেটের অর্ধেক), লেটেন্সি যোগ করে ~50–100 ns এবং দামে যোগ করে কয়েক দশ ডলার। DSP মডিউলকে সেই অ্যাপ্লিকেশনেই বেঁধে রাখে, যার জন্য সেটি বানানো হয়েছে; এ কারণেই CMIS-এ অ্যাপ্লিকেশন মডেল আছে (CMIS)।

রিটাইমড, লিনিয়ার, হাফ-রিটাইমড

আর্কিটেকচার	মডিউলে যা থাকে	বিদ্যুৎ খরচ (400G ক্লাস)	হোস্টের প্রয়োজন	অবস্থা
DSP / সম্পূর্ণ রিটাইমড	উভয় দিকে ADC, DSP, DAC	8–12 W	স্ট্যান্ডার্ড মেনে চলা যেকোনো হোস্ট; মডিউল একটি পরিষ্কার ইন্টারফেস দেয়	400G/800G-এর মূলধারা
LPO (লিনিয়ার প্লাগেবল অপটিক্স)	শুধু ড্রাইভার + লিনিয়ার TIA; DSP নেই, CDR নেই	4–6 W	হোস্ট SerDes-কে অপটিক্স-সহ পুরো চ্যানেল ইকুয়ালাইজ করতে হয়; সক্ষম ASIC লাগে এবং প্রতিটি লিংকে টিউনিং করতে হয়	AI/HPC-এর ছোট লিংক; LPO MSA (2023+)
LRO / HALO (হাফ-রিটাইমড)	শুধু Tx (হোস্ট→অপটিক্স) দিকে DSP	6–8 W	মাঝামাঝি	উদীয়মান আপস-সমাধান
CPO (কো-প্যাকেজড অপটিক্স)	সুইচ ASIC-এর প্যাকেজেই অপটিক্স; প্লাগেবল মডিউল নেই	প্রতি বিটে সবচেয়ে কম	নতুন সুইচ ডিজাইন	প্রাথমিক পর্যায়ের স্থাপনা

ডায়াগনস্টিকসে এই পার্থক্য সরাসরি প্রভাব ফেলে: LPO মডিউলে প্রি-FEC BER বা SNR জানানোর মতো DSP নেই, তাই বিট-স্তরের একমাত্র চিত্র মেলে হোস্টের FEC কাউন্টার থেকে, আর লিংকের মান অপটিক্সের মতোই হোস্টের ইকুয়ালাইজার সেটিংয়ের ওপর নির্ভর করে।

কোহেরেন্ট মডিউল সংক্ষেপে

400ZR/ZR+ QSFP-DD বা OSFP মডিউলের ভেতরে থাকে: একটি টিউনেবল লেজার (nano-ITLA), যা ট্রান্সমিটারের উৎস ও লোকাল অসিলেটর, দুই ভূমিকাতেই কাজ করে; DSP-এর DAC দিয়ে চালিত একটি IQ মডুলেটর (চারটি ম্যাক-জেন্ডার অংশ, সিলিকন ফটোনিক্স বা InP); একটি ইন্টিগ্রেটেড কোহেরেন্ট রিসিভার (90° হাইব্রিড, ব্যালান্সড ফটোডায়োড, TIA); এবং একটি DSP, যা ক্রোমাটিক ডিসপারশন কমপেনসেশন, পোলারাইজেশন ডিমাল্টিপ্লেক্সিং, ক্যারিয়ার রিকভারি ও FEC করে। একসময় লাইন-কার্ড ট্রান্সপন্ডার যে কাজ করত, তা এখন 15–20 W-এর মধ্যে হয়। এদের মনিটরিং মান (OSNR, CD, DGD, Q-ফ্যাক্টর, Rx সিগন্যাল পাওয়ার) CMIS VDM-এ পাওয়া যায় (কোহেরেন্ট ও দীর্ঘ দূরত্ব)।

NRZ মডিউল: ক্লাসিক চেইন

1G–25G মডিউলে চেইন ছোট: ড্রাইভার, লেজার, ফটোডায়োড, TIA, লিমিটিং অ্যাম্প্লিফায়ার ও ঐচ্ছিক CDR, আর এর সবটাই অ্যানালগ। রেটের নমনীয়তা আসে CDR বাইপাস থেকে বা রেট-সিলেক্টের মাধ্যমে ব্যান্ডউইথ বদল থেকে (রেট সিলেক্ট); ডায়াগনস্টিকস বলতে Rx পাওয়ার ও হোস্টের CRC/FEC কাউন্টার; লেটেন্সি কয়েক ন্যানোসেকেন্ড। এই সরলতার কারণেই 10G ও 25G অপটিক্স সস্তা থাকে, আর প্রোগ্রামারে যেসব মডিউল দেখা যায়, তার বেশির ভাগ এখনো এই দুই ধরনেরই।

হোস্টের ওপর প্রভাব

বিষয়	NRZ মডিউল	PAM4 DSP মডিউল	LPO
লিংক-আপ	তাৎক্ষণিক	DSP কনভার্জেন্স + CMIS ডেটা-পাথ ইনিশিয়ালাইজেশন (কয়েকশো ms থেকে কয়েক সেকেন্ড)	হোস্ট ইকুয়ালাইজারের ট্রেনিং
FEC	ঐচ্ছিক/হোস্টে	RS-FEC বাধ্যতামূলক (হোস্টে)	RS-FEC বাধ্যতামূলক (হোস্টে)
ব্রেকআউট	অপটিক্স প্যারালাল হলে লেন ধরে	শুধু ঘোষিত অ্যাপ্লিকেশন	হোস্ট-নির্ভর
পাওয়ার ক্লাস	1–3	4–7 (QSFP28 LR4) / CMIS 5–8	CMIS 3–5
ইন্টারঅপারেবিলিটির ঝুঁকি	কম	হোস্ট/মডিউলের DSP সেটিং, CMIS সংস্করণ	বেশি; প্রতিটি মডিউল ধরনের জন্য হোস্ট টিউনিং লাগে

চালু করা ও ব্যর্থতা: হোস্ট কী করে, CMIS-এর সমস্যা, গতি ও রেট।

CodingBox-এ

শনাক্তকরণ তথ্য থেকে বোঝা যায় মডিউলে কোন চেইন আছে: NRZ বনাম PAM4 এনকোডিং কোড, CDR বিট, হোস্ট ও মিডিয়া ইন্টারফেস ID-সহ CMIS অ্যাপ্লিকেশন, আর যে পাওয়ার ক্লাস DSP-এর উপস্থিতি জানিয়ে দেয়। CMIS মডিউলে DDM স্ক্রিন ক্লাসিক অপটিক্যাল মনিটরের পাশে DSP-এর নিজস্ব দৃষ্টিকোণও দেখায়: প্রতিটি লেনের VDM প্রি-FEC BER ও SNR।

LPO ও DSP মডিউলের বৈদ্যুতিক দিক, অর্থাৎ C2M কমপ্লায়েন্স পয়েন্ট, OIF CEI-112G-Linear, প্রজন্ম অনুযায়ী কে কী ইকুয়ালাইজ করে: XGMII, XAUI ও AUI পরিবার।

এই নিবন্ধে কোনো অশুদ্ধ তথ্য বা ভুল পেলে সংশ্লিষ্ট অংশটি নির্বাচন করুন এবং Ctrl+Enter চেপে ।