MII, RMII, GMII, RGMII: antarmuka paralel ke PHY

Antarmuka paralel yang tidak bergantung pada media ini menghubungkan sebuah MAC ke chip PHY tembaga melalui beberapa sentimeter PCB — di dalam router, switch kecil, access point, kontroler industri, dan setiap board embedded dengan RJ45. Antarmuka ini tidak pernah mencapai cage transceiver, tetapi menjadi titik acuan untuk segala sesuatu yang mencapainya: SGMII adalah “GMII yang diserialisasi”, XGMII adalah “GMII pada 10G”, dan PHY di dalam SFP tembaga berbicara dengan salah satu dari antarmuka ini secara internal. Halaman ini memberikan pin, clock, dan timing untuk MII, RMII, GMII, dan RGMII, masalah delay RGMII, in-band status, manajemen MDIO, serta gangguan yang dihasilkan setiap antarmuka.

MII (IEEE 802.3 Klausul 22)

Masih ditemukan pada mikrokontroler dan FPGA; digantikan oleh RMII untuk jumlah pin.

RMII (RMII Consortium spec v1.2)

Topologi reference-clock 50 MHz adalah bug klasik RMII: sebuah PHY yang mengharapkan clock eksternal sementara SoC mengharapkan PHY-lah yang menghasilkan clock tersebut menghasilkan antarmuka yang mati dengan LED link yang tampak sehat.

GMII (Klausul 35)

Saat ini kebanyakan menjadi antarmuka on-chip atau FPGA; RGMII mengambil alih perannya pada board.

RGMII (Reduced GMII, spesifikasi HP/Marvell v1.3 dan v2.0)

Masalah delay

RGMII mengharuskan clock tiba 1,5–2,0 ns setelah tepi data pada sisi penerima (jendela setup/hold). Ada tiga cara untuk mencapainya:

Menambahkan delay dua kali (PCB dan PHY) atau tidak sama sekali menghasilkan gangguan khas RGMII: link up pada 1G dengan error CRC atau tanpa trafik, sementara 100M berfungsi normal (100M memiliki periode 40 ns dan mentoleransi skew tersebut). Perbaiki dengan mengubah register delay PHY atau phy-mode.

In-band status

Saat idle, PHY men-drive link, kecepatan, dan dupleks pada RXD[3:0] sehingga MAC dapat mengonfigurasi ulang clock divider-nya tanpa pembacaan MDIO: RXD[0] link, RXD[2:1] kecepatan (00 = 10, 01 = 100, 10 = 1000), RXD[3] dupleks. Sebagian MAC mengabaikannya dan mengandalkan polling MDIO; ekspektasi yang tidak cocok menghasilkan link yang up pada PHY tetapi down pada MAC.

TBI dan RTBI

Ten-Bit Interface: simbol 1000BASE-X yang dikodekan 8b/10b (10 bit pada 125 MHz, RTBI pada DDR dengan 5 bit) antara MAC/PCS dan SerDes eksternal atau PHY optik. Sudah usang pada board; keturunan serialnya adalah 1000BASE-X/SGMII (SGMII & serial gigabit).

Perbandingan

Manajemen PHY: MDIO/MDC

Ini berbeda dengan modul pluggable, yang dikelola lewat I²C, bukan MDIO (Antarmuka dua kawat). PHY internal pada SFP tembaga adalah pengecualiannya: register MDIO-nya dapat dijangkau melalui I²C modul tersebut pada address sekunder di banyak desain, dan begitulah cara vendor mengatur fallback 10/100 dan perilaku autonegosiasi.

PHY umum dan antarmukanya

Gangguan per antarmuka

Di CodingBox

Tidak ada satu pun di halaman ini yang melalui EEPROM modul — kecuali SFP tembaga, yang PHY internalnya (biasanya part kelas 88E1111) berada di belakang I²C yang sama yang dibaca CodingBox. Ketika sebuah modul tembaga berfungsi pada 1G tetapi tidak pada 10/100, jawabannya terletak pada konfigurasi PHY tersebut dan mode SGMII/1000BASE-X host, bukan pada byte identitas A0h (Tembaga & DAC, SGMII & serial gigabit).