MII、RMII、GMII、RGMII：連接 PHY 的並行介面

並行媒體獨立介面通過幾厘米長的 PCB 走線，把 MAC 連接到銅纜 PHY 晶片——存在於路由器、小型交換機、接入點、工業控制器以及每一塊帶 RJ45 的嵌入式板卡中。它們從不到達光模組籠子，但卻是所有到達籠子的介面的參照點：SGMII 是「串行化的 GMII」，XGMII 是「10G 下的 GMII」，銅纜 SFP 內部的 PHY 在內部使用其中一種。本頁給出 MII、RMII、GMII 和 RGMII 的引腳、時鐘與時序，RGMII 延遲問題，帶內狀態，MDIO 管理，以及每種介面產生的故障。

MII（IEEE 802.3 Clause 22）

仍見於微控制器和 FPGA 中；因引腳數量原因被 RMII 取代。

RMII（RMII Consortium 規範 v1.2）

50 MHz 參考時鐘的拓撲結構是 RMII 的經典故障源：如果 PHY 期望外部時鐘，而 SoC 卻期望由 PHY 驅動時鐘，就會出現介面不通、但鏈路指示燈正常的情況。

GMII（Clause 35）

如今主要用作片內或 FPGA 介面；在板卡上已被 RGMII 取代。

RGMII（Reduced GMII，HP/Marvell 規範 v1.3 和 v2.0）

延遲問題

RGMII 要求時鐘在接收端比數據沿晚到 1.5–2.0 ns（建立/保持窗口）。有三種實現方式：

延遲添加兩次（PCB 和 PHY 都加）或完全不加，都會產生 RGMII 的典型故障：1G 下鏈路已建立但出現 CRC 錯誤或無流量，而 100M 正常（100M 週期為 40 ns，能容忍偏斜）。解決方法是修改 PHY 的延遲暫存器或 phy-mode。

帶內狀態

空閒時，PHY 在 RXD[3:0] 上驅動鏈路、速率和雙工狀態，使 MAC 無需讀取 MDIO 就能重新配置分頻器：RXD[0] 為鏈路，RXD[2:1] 為速率（00 = 10，01 = 100，10 = 1000），RXD[3] 為雙工。部分 MAC 忽略該資訊，依賴 MDIO 輪詢；雙方預期不一致時，會出現 PHY 端鏈路已建立而 MAC 端顯示斷開的情況。

TBI 與 RTBI

十位介面（Ten-Bit Interface）：在 MAC/PCS 與外部 SerDes 或光 PHY 之間傳輸 8b/10b 編碼的 1000BASE-X 符號（125 MHz 下 10 位，RTBI 為 DDR 下 5 位）。在板卡上已過時；其串行後繼是 1000BASE-X/SGMII （參見SGMII 與串行千兆）。

對比

PHY 管理：MDIO/MDC

與之相對，可插拔模組通過 I²C 而非 MDIO 管理（參見雙線介面）。銅纜 SFP 內部的 PHY 是例外：在許多設計中，其 MDIO 暫存器可通過模組 I²C 的第二地址訪問，廠商正是借此設定 10/100 回退和自動協商行為。

常見 PHY 及其介面

按介面分類的故障

在 CodingBox 中

本頁內容都不經過模組的 EEPROM——銅纜 SFP 除外，其內部 PHY（通常是 88E1111 類晶片）位於 CodingBox 所讀取的同一條 I²C 之後。當銅纜模組在 1G 下工作但 10/100 不工作時，原因在於該 PHY 的配置和主機的 SGMII/1000BASE-X 模式，而不在 A0h 身份位元組中（參見銅纜以太網與 DAC、 SGMII 與串行千兆）。