MII、RMII、GMII、RGMII：连接 PHY 的并行接口

并行媒体独立接口通过几厘米长的 PCB 走线，把 MAC 连接到铜缆 PHY 芯片——存在于路由器、小型交换机、接入点、工业控制器以及每一块带 RJ45 的嵌入式板卡中。它们从不到达光模块笼子，但却是所有到达笼子的接口的参照点：SGMII 是"串行化的 GMII"，XGMII 是"10G 下的 GMII"，铜缆 SFP 内部的 PHY 在内部使用其中一种。本页给出 MII、RMII、GMII 和 RGMII 的引脚、时钟与时序，RGMII 延迟问题，带内状态，MDIO 管理，以及每种接口产生的故障。

MII（IEEE 802.3 Clause 22）

仍见于微控制器和 FPGA 中；因引脚数量原因被 RMII 取代。

RMII（RMII Consortium 规范 v1.2）

50 MHz 参考时钟的拓扑结构是 RMII 的经典故障源：如果 PHY 期望外部时钟，而 SoC 却期望由 PHY 驱动时钟，就会出现接口不通、但链路指示灯正常的情况。

GMII（Clause 35）

如今主要用作片内或 FPGA 接口；在板卡上已被 RGMII 取代。

RGMII（Reduced GMII，HP/Marvell 规范 v1.3 和 v2.0）

延迟问题

RGMII 要求时钟在接收端比数据沿晚到 1.5–2.0 ns（建立/保持窗口）。有三种实现方式：

延迟添加两次（PCB 和 PHY 都加）或完全不加，都会产生 RGMII 的典型故障：1G 下链路已建立但出现 CRC 错误或无流量，而 100M 正常（100M 周期为 40 ns，能容忍偏斜）。解决方法是修改 PHY 的延迟寄存器或 phy-mode。

带内状态

空闲时，PHY 在 RXD[3:0] 上驱动链路、速率和双工状态，使 MAC 无需读取 MDIO 就能重新配置分频器：RXD[0] 为链路，RXD[2:1] 为速率（00 = 10，01 = 100，10 = 1000），RXD[3] 为双工。部分 MAC 忽略该信息，依赖 MDIO 轮询；双方预期不一致时，会出现 PHY 端链路已建立而 MAC 端显示断开的情况。

TBI 与 RTBI

十位接口（Ten-Bit Interface）：在 MAC/PCS 与外部 SerDes 或光 PHY 之间传输 8b/10b 编码的 1000BASE-X 符号（125 MHz 下 10 位，RTBI 为 DDR 下 5 位）。在板卡上已过时；其串行后继是 1000BASE-X/SGMII （参见SGMII 与串行千兆）。

对比

PHY 管理：MDIO/MDC

与之相对，可插拔模块通过 I²C 而非 MDIO 管理（参见双线接口）。铜缆 SFP 内部的 PHY 是例外：在许多设计中，其 MDIO 寄存器可通过模块 I²C 的第二地址访问，厂商正是借此设置 10/100 回退和自动协商行为。

常见 PHY 及其接口

按接口分类的故障

在 CodingBox 中

本页内容都不经过模块的 EEPROM——铜缆 SFP 除外，其内部 PHY（通常是 88E1111 类芯片）位于 CodingBox 所读取的同一条 I²C 之后。当铜缆模块在 1G 下工作但 10/100 不工作时，原因在于该 PHY 的配置和主机的 SGMII/1000BASE-X 模式，而不在 A0h 身份字节中（参见铜缆以太网与 DAC、 SGMII 与串行千兆）。