সুইচের ভেতরে: ASIC, SerDes, পোর্ট গ্রুপ, কন্ট্রোল প্লেন

সুইচের পোর্ট ট্রান্সিভারের আগের শেষ ধাপ। মডিউলকে যা যা করতে দেওয়া হয়, তার বেশির ভাগ ঠিক হয় ওই পোর্টের পেছনের সিলিকন ও ফার্মওয়্যারে: কোন কোন গতি চলবে, ব্রেকআউট কাজ করবে কি না, একসঙ্গে কতগুলো পোর্ট 25G-তে চলতে পারে, DDM কত ঘন ঘন পোল হয়। এই পেজে বাক্সটি খুলে দেখা হয়েছে: ফরোয়ার্ডিং ASIC ও তার SerDes, লেন কীভাবে পোর্টে গ্রুপ করা হয়, কন্ট্রোল-প্লেন CPU দুই-তারের বাস নিয়ে কী করে, আর অপটিক্সের পাওয়ার ও তাপ কোথা থেকে আসে।

সুইচের ব্লক ডায়াগ্রাম: ফ্রন্ট-প্যানেলের কেজ, PHY ও রিটাইমার, ফরোয়ার্ডিং ASIC, NOS-সহ কন্ট্রোল-প্লেন CPU, I²C বাস, পাওয়ার ও ফ্যান

তিনটি প্লেন

প্লেন	হার্ডওয়্যার	অপটিক্সের জন্য যা করে
ডেটা প্লেন	ফরোয়ার্ডিং ASIC (Broadcom Trident/Tomahawk, Marvell, Nvidia Spectrum-এর মতো মার্চেন্ট সিলিকন, অথবা ভেন্ডরের নিজস্ব), তার SerDes, PHY/রিটাইমার	মডিউলের ভেতরে বৈদ্যুতিক লেন ড্রাইভ করে, PCS/FEC, MAC ও ফরোয়ার্ডিং চালায়
কন্ট্রোল প্লেন	নেটওয়ার্ক অপারেটিং সিস্টেম চালানো একটি সাধারণ-উদ্দেশ্যের CPU	I²C-এর মাধ্যমে মডিউলের EEPROM পড়ে, শনাক্তকরণ তথ্য যাচাই করে, নীতি প্রয়োগ করে, লেন কনফিগার করে, DDM পোল করে, অ্যালার্ম তোলে
ম্যানেজমেন্ট	আউট-অব-ব্যান্ড ইথারনেট/কনসোল, কখনো কখনো BMC	যেখানে আপনি `show interface transceiver` ও syslog দেখেন

ডেটা প্লেন দ্রুত কিন্তু বুদ্ধিহীন; কন্ট্রোল প্লেন ধীর, কিন্তু সিদ্ধান্ত নেয় সে-ই। এ কারণেই একটি মডিউল বৈদ্যুতিকভাবে নিখুঁত হয়েও “অসমর্থিত” হতে পারে: CPU না বলে দিয়েছে (হোস্ট কী করে)।

SerDes ও লেন

প্রতিটি পোর্ট ASIC থেকে আসা SerDes লেনের একটি গুচ্ছ। প্রতি লেনের রেট চিপের প্রজন্মের বৈশিষ্ট্য:

ASIC-এর প্রজন্ম (সাধারণ)	SerDes লেন	পোর্টের বিকল্প
1G যুগ	1.25 GBd	SFP 1G, RJ45
10G	10.3 GBd	SFP+; 4 লেন → QSFP+ 40G
25G	25.78 GBd NRZ	SFP28; 4 লেন → QSFP28 100G; প্রায়ই 10G-তে ফলব্যাক
50G	26.5 GBd PAM4	SFP56; QSFP56 200G; 8 লেন → 400G (QSFP-DD/OSFP)
100G	53.1 GBd PAM4	QSFP112; 8 লেন → 800G
200G	106 GBd PAM4	8 লেন → 1.6T (OSFP224, 16 লেনে OSFP-XD)

মডিউলের এমন একটি লেন রেট দরকার, যা SerDes তৈরি করতে পারে। 25G SerDes-এর পোর্ট 10G মডিউলকে চালাতে পারে শুধু তখনই, যখন SerDes নিচের রেটও সমর্থন করে (বেশির ভাগ করে); কিছু চিপে 50G-PAM4 লেনকে ধীর করে 25G-NRZ লেন বানানো যায় না, আর সেই কারণেই “এই পোর্ট 25G সমর্থন করে না” (ইথারনেটের প্রজন্ম)।

পোর্ট গ্রুপ ও গতির সীমাবদ্ধতা

SerDes সাজানো থাকে কোয়াডে (একই ক্লক/PLL ভাগ করা চারটি লেনের গুচ্ছ)। এর ফল:

স্পিড গ্রুপ — অনেক 25G প্ল্যাটফর্মে একটি কোয়াডের চারটি SFP28 পোর্টকে সবগুলো 10G-তে অথবা সবগুলো 25G-তে চলতে হয়; মিশ্রণ প্রত্যাখ্যাত হয় বা নিঃশব্দে কম গতিতে নেমে যায় (গতি ও রেট)।
ব্রেকআউট — QSFP পোর্টের চারটি লেন চারটি পোর্ট হতে পারে শুধু তখনই, যখন ASIC ও পোর্টের PHY ম্যাপিং তা অনুমোদন করে; প্রায়ই কেবল নির্দিষ্ট কিছু পোর্টে (বা একটি বাদ দিয়ে একটি পোর্টে) ব্রেকআউট চলে, আর ব্রেকআউট চালু করলে পাশের একটি পোর্ট বন্ধ হয়ে যায় (ব্রেকআউট ও MPO ক্যাবলিং)।
পোর্ট গ্রুপ অনুযায়ী FEC — FEC মোড কখনো কখনো পুরো গ্রুপের জন্য একটিই থাকে।
ওভারসাবস্ক্রাইবড আপলিংক — কিছু ডিজাইনে ASIC-এ যত লেন আছে, তার চেয়ে বেশি ফ্রন্ট-প্যানেল লেন মাল্টিপ্লেক্স করা হয়, ফলে সব পোর্ট একই সঙ্গে পূর্ণ রেটে চলতে পারে না।

প্ল্যাটফর্মের হার্ডওয়্যার গাইডে প্রতিটি পোর্টের জন্য এই নিয়মগুলো দেওয়া থাকে; মডিউলে এগুলো দেখা যায় না।

বোর্ডে PHY, রিটাইমার ও গিয়ারবক্স

ASIC ও কেজের মাঝে থাকতে পারে একটি PHY (RJ45 পোর্টের জন্য), একটি রিটাইমার (হাই-রেডিক্স সুইচে লম্বা PCB ট্রেস পরিষ্কার করতে), একটি গিয়ারবক্স (যেমন কিছু 100G ডিজাইনে 2 × 50G ASIC লেন ↔ 4 × 25G মডিউল লেন) অথবা একটি MACsec ইঞ্জিন। প্রতিটি লেটেন্সি যোগ করে এবং তার নিজস্ব গতি/FEC সীমাবদ্ধতা আনে, আর প্রতিটিই লেন ভুল কনফিগার হওয়ার আরেকটি জায়গা। পোর্টটি “সরাসরি ASIC-এর সঙ্গে যুক্ত” কি না, তা LPO অপটিক্সের ক্ষেত্রে বিবেচ্য, কারণ মডিউল পর্যন্ত পৌঁছাতে তার ASIC-এর নিজস্ব ইকুয়ালাইজার লাগে (মডুলেশন ও DSP)।

কন্ট্রোল প্লেন ও দুই-তারের বাস

CPU মডিউলের EEPROM-এ পৌঁছায় I²C মাল্টিপ্লেক্সারের মাধ্যমে (প্রতি পোর্টে বা প্রতি গ্রুপে একটি বাস), প্রায়ই একটি CPLD/FPGA-এর মধ্য দিয়ে, যা উপস্থিতি, LPMode, রিসেট ও ইন্টারাপ্ট পিনও সামলায় (দুই-তারের ইন্টারফেস)।
মডিউল চালু করার প্রক্রিয়া (ব্রিং-আপ) একটি সফটওয়্যার ক্রম: শনাক্ত করা, শনাক্তকরণ তথ্য পড়া, যাচাই, পাওয়ার-আপ, লেন কনফিগার, Tx চালু, DDM পোলিং; CMIS কতটা পুরোপুরি বাস্তবায়িত, তা NOS-এর রিলিজ ভেদে আলাদা (CMIS-এর সমস্যা)।
DDM পোলিং সময়সূচি ধরে চালায় CPU, সাধারণত কয়েক সেকেন্ড থেকে এক মিনিট অন্তর; শত শত পোর্ট একটি ম্যানেজমেন্ট CPU ভাগ করে নেয়, তাই ঘন ঘন SNMP পোলিং তাকে ধীর করে দিতে পারে (টুল দিয়ে DDM পড়া)।
নীতি (হোয়াইটলিস্ট, এরর-ডিসেবল, তৃতীয় পক্ষের ওভাররাইড) পুরোপুরি কন্ট্রোল-প্লেনের কোড (প্রতিটি NOS কীভাবে মডিউল যাচাই করে)।

অপটিক্সের পাওয়ার ও কুলিং

বিষয়	সাধারণ মান	মন্তব্য
প্রতি কেজে 3.3 V	ক্লাস দ্বারা সীমিত: 1.5 W (SFP+), 3.5–5 W (QSFP28), 12–15 W (QSFP-DD), 15–25+ W (OSFP)	সীমা ছাড়ালে → মডিউল লো পাওয়ারে আটকে থাকে (পাওয়ার ও তাপ)
ফেসপ্লেটে বাতাসের প্রবাহ	সামনে থেকে পেছনে বা পেছন থেকে সামনে	মডিউলের হিট-সিঙ্কের দিক না মিললে বা ইনটেক আটকে গেলে অপটিক্স অতিরিক্ত গরম হয়
অপটিক্সের মোট বাজেট	400G সুইচে 32 × 12 W ≈ 0.4 kW; 800G-তে 64 × 16 W ≈ 1 kW	সুইচের PSU রেটিংয়ের উল্লেখযোগ্য একটি অংশ

বাফার, ফরোয়ার্ডিং এবং অপটিক্সের সঙ্গে তাদের সম্পর্ক

প্রায় কিছুই নয়, তবে একটি ব্যতিক্রম আছে: কনজেশন-সংক্রান্ত ফিচার (PFC, ECN) লিংকের এররের সঙ্গে পারস্পরিক ক্রিয়া করে। CRC-এর কারণে ফ্রেম ফেলতে থাকা পোর্ট স্টোরেজ ও RDMA-এর কাছে কনজেশনের মতো দেখায় (লসলেস ইথারনেট)। সুইচ কোন ভূমিকা নেবে, তা ঠিক করে ফরোয়ার্ডিং সক্ষমতা (Tb/s), বাফারের আকার ও টেবিলের আকার (ভূমিকা ও টপোলজি); অপটিক্স তা ঠিক করে না।

মার্চেন্ট বনাম কাস্টম সিলিকন, ওপেন বনাম ক্লোজড NOS

মডেল	উদাহরণ	অপটিক্সের ওপর প্রভাব
মার্চেন্ট ASIC + ভেন্ডরের NOS	বেশির ভাগ এন্টারপ্রাইজ ও ডেটা সেন্টার সুইচ	অপটিক্সের সমর্থন ঠিক করে ভেন্ডরের নীতি; হার্ডওয়্যারের সীমা আসে ASIC থেকে
মার্চেন্ট ASIC + ওপেন NOS	হোয়াইট-বক্স হার্ডওয়্যারে SONiC, Cumulus	নীতি ন্যূনতম; সামঞ্জস্য পরীক্ষার দায় আপনার
কাস্টম ASIC + ভেন্ডরের NOS	কিছু ক্যারিয়ার ও হাই-এন্ড ডেটা সেন্টার প্ল্যাটফর্ম	ঘনিষ্ঠ ইন্টিগ্রেশন; প্রায়ই সবচেয়ে কড়া যাচাই

NOS-এর পরিসর ও অপটিক্স নিয়ে তাদের আচরণ: নেটওয়ার্ক অপারেটিং সিস্টেম।

CodingBox-এ

সুইচ তার সিদ্ধান্ত নেয় মডিউলের শনাক্তকরণ বাইটের ভিত্তিতে, আর CodingBox ঠিক সেগুলোই দেখায় ও সম্পাদনা করে: SerDes-কে যেসব রেট কোড ও অ্যাপ্লিকেশন সমর্থন করতে হবে, কেজের বিপরীতে পাওয়ার ক্লাস, পোর্টের PHY পথের জন্য কানেক্টর ও প্রযুক্তি (Check transceiver, EEPROM editor)।

SerDes কেজের হাতে যে লেনের গুচ্ছ তুলে দেয় (SFI, 25GAUI, CAUI-4, 400GAUI-8, 800GAUI-8), C2M কমপ্লায়েন্স পয়েন্ট ও লেন ম্যাপিংসহ: XGMII, XAUI ও AUI পরিবার; MII থেকে AUI পর্যন্ত পুরো সিঁড়ি: মিডিয়া-নিরপেক্ষ ইন্টারফেস।

এই অংশগুলো কীভাবে প্যাকেজ করা হয় (ফিক্সড, লাইন কার্ড ও ফ্যাব্রিকসহ চ্যাসিস, স্ট্যাকেবল, ইন্ডাস্ট্রিয়াল, হোয়াইট-বক্স), সঙ্গে বাতাসের দিক ও রিডানডেন্সি: সুইচের শ্রেণি ও ফর্ম ফ্যাক্টর; বাক্স র‍্যাকে বসানোর পর পোর্টগুলোর নাম কী হয়: পোর্টের নামকরণ ও LED।

এই নিবন্ধে কোনো অশুদ্ধ তথ্য বা ভুল পেলে সংশ্লিষ্ট অংশটি নির্বাচন করুন এবং Ctrl+Enter চেপে ।