স্ট্যাকিং, ভার্চুয়াল চ্যাসিস ও MLAG

দুই বা তার বেশি সুইচকে একটি সুইচের মতো আচরণ করানো যায়: স্ট্যাক বা ভার্চুয়াল চ্যাসিস ডেডিকেটেড লিংকের মাধ্যমে একটি কন্ট্রোল প্লেন ভাগ করে নেয়, আর MLAG (মাল্টি-চ্যাসিস LAG) দুটি স্বাধীন কন্ট্রোল প্লেন বজায় রাখে এবং শুধু নিচের দিকের ডিভাইসকে মনে করায় যে সে একটিমাত্র সুইচের সঙ্গে যুক্ত। দুটি পদ্ধতিই বদলে দেয় পোর্টগুলোর নাম, কোন পোর্ট খরচ হয়ে যায়, সেখানে কোন ক্যাবল বা অপটিক্স চলবে এবং বিকল লিংক কেমন আচরণ করবে। এই পেজে ভেন্ডর অনুযায়ী প্রযুক্তিগুলো, তাদের ক্যাবলিং ও অপটিক্সের নিয়ম, বিকল্প এবং ট্রান্সিভারের দিকে কী লক্ষ রাখতে হবে, তার তালিকা দেওয়া হয়েছে।

একটি কন্ট্রোল প্লেনসহ স্ট্যাক রিং এবং পিয়ার লিংক ও ডুয়াল-হোমড সার্ভারসহ MLAG জোড়া

তিনটি পদ্ধতি

পদ্ধতি	কন্ট্রোল প্লেন	ডেটা প্লেন	সাধারণ আকার	ফেইলিওর ডোমেন
স্ট্যাক (ফিক্সড সুইচের রিং/চেইন)	একটি (মাস্টার + সদস্য)	স্ট্যাক ক্যাবলের ওপর ভাগ করা ব্যাকপ্লেন	2–10টি ইউনিট, একটি র‍্যাক/ক্লোজেট	মাস্টার বিকল বা সফটওয়্যার বাগ হলে পুরো স্ট্যাক
ভার্চুয়াল চ্যাসিস / ক্লাস্টার (সামনের পোর্টের মাধ্যমে দুই বা তার বেশি চ্যাসিস বা ফিক্সড সুইচ)	একটি	চ্যাসিসগুলোর মধ্যবর্তী লিংক দিয়ে ফরোয়ার্ডিং	2 (কখনো বেশি), আলাদা ঘরেও ছড়াতে পারে	দুটিই
MLAG / vPC / VLT / VSX	দুটি স্বাধীন	পিয়ার লিংক + কিপঅ্যালাইভ; প্রতিটি সুইচ নিজে ফরোয়ার্ড করে	2	একটি সুইচ; অন্যটি ফরোয়ার্ড করতে থাকে
ECMP-সহ L3 লিফ–স্পাইন (পেয়ারিং ছাড়া)	স্বাধীন	রাউটেড	যেকোনো	একটি লিংক বা বক্স; বাকিরা অপ্রভাবিত

ভেন্ডর অনুযায়ী প্রযুক্তি

ভেন্ডর	স্ট্যাকিং	চ্যাসিস-ধাঁচের ভার্চুয়ালাইজেশন	MLAG-ধাঁচের পেয়ারিং
Cisco	পেছনের ডেডিকেটেড ক্যাবলের মাধ্যমে StackWise (Catalyst 9200/9300: StackWise-160/480/1T); FlexStack (2960-X)	সামনের 40G/100G অপটিক্সের মাধ্যমে StackWise Virtual (Catalyst 9500/9600); Nexus 2000 FEX	vPC (Nexus)
Juniper	ডেডিকেটেড VCP বা রূপান্তরিত QSFP+/QSFP28 আপলিংকের মাধ্যমে Virtual Chassis (EX2300…EX4650, QFX5100/5120)	Virtual Chassis Fabric (স্পাইন–লিফ VC)	MC-LAG; এখন EVPN-মাল্টিহোমিং বেশি পছন্দের
HPE Aruba	সামনের পোর্টের মাধ্যমে VSF (AOS-CX 6200/6300); 6300-এ ক্যাবলসহ ব্যাকপ্লেন স্ট্যাকিং	ISL-এর মাধ্যমে VSX (8320/8325/8400)	VSX হলো MLAG-ধাঁচের (দুটি কন্ট্রোল প্লেন)
HPE/H3C	সামনের 10G/40G/100G পোর্টের মাধ্যমে IRF (Comware)	IRF একাধিক চ্যাসিস জুড়ে বিস্তৃত	M-LAG (Comware 7)
Huawei	স্ট্যাক কার্ড বা সামনের পোর্টের মাধ্যমে iStack (S-সিরিজ)	CSS (ক্লাস্টার সুইচ সিস্টেম, চ্যাসিস)	M-LAG (CloudEngine)
Dell	সামনের পোর্টের মাধ্যমে স্ট্যাকিং (OS10 ফিক্সড)	—	VLT (Virtual Link Trunking)
Arista	নেই	—	MLAG (সামনের পোর্টের ওপর পিয়ার লিংক)
Extreme	পেছনের বা সামনের পোর্টের মাধ্যমে SummitStack (EXOS); VOSS ক্লাস্টারিং	—	MLT/SMLT, vIST (VOSS)
Ruckus	10G/40G সামনের পোর্টের মাধ্যমে স্ট্যাকিং (ICX)	—	—
Nvidia / Cumulus	নেই	—	পিয়ার বন্ডের ওপর MLAG (CLAG)
SONiC	নেই	—	MCLAG (কমিউনিটি/ভেন্ডরের বাস্তবায়ন)
MikroTik	নেই	—	MLAG (RouterOS 7, CRS3xx/5xx)
Brocade FC	—	—	ফ্যাব্রিক, পেয়ারিংয়ের দরকার নেই (SAN ডিজাইন)

স্ট্যাকিংয়ের ক্যাবলিং ও অপটিক্স

স্ট্যাকের ধরন	ক্যাবল / মডিউল	অপটিক্সের নিয়ম
পেছনের ডেডিকেটেড স্ট্যাক পোর্ট (StackWise, 6300 ব্যাকপ্লেন, iStack কার্ড)	মালিকানাধীন ক্যাবল, 0.5–3 m, মোট 40–480 Gb/s, বিশেষ কানেক্টর	ট্রান্সিভার নেই; ক্যাবল ভেন্ডর-নির্দিষ্ট এবং যাচাই করা হয়
QSFP+/QSFP28-এর ওপর সামনের পোর্টে স্ট্যাকিং / VCP (Juniper VC, IRF, VSF, আপলিংকের ওপর iStack, ICX)	প্রচলিত 40G/100G DAC, AOC বা অপটিক্স; পোর্টটি স্ট্যাক মোডে রূপান্তরিত হয় (`request virtual-chassis vc-port set pic-slot 0 port 48`)	আপলিংকের মতোই একই অপটিক্স নীতি প্রযোজ্য; একই র‍্যাকের ভেতরে সাধারণত DAC, ঘরগুলোর মধ্যে AOC/SR4/LR4 (Juniper VC ভবনগুলোর মধ্যে দীর্ঘ পাল্লার VCP অনুমোদন করে); পোর্ট VCP-তে রূপান্তর করলে তা আপলিংকের পুল থেকে বাদ পড়ে
StackWise Virtual / CSS / VSX ISL	প্রচলিত অপটিক্সসহ 2–4 × 40G/100G সামনের পোর্ট	লিংকের সদস্যগুলো একই মডিউল হওয়া উচিত; ISL হারালে জোড়া ভেঙে দুই ভাগ হয়ে যায়
MLAG পিয়ার লিংক	জোড়ার মধ্যে 2+ × 40/100/400G (একই র‍্যাকে DAC)	জোড়ার সবচেয়ে দ্রুত ও সবচেয়ে বেশি রিডান্ডেন্সিযুক্ত লিংক হতে হবে; পিয়ার কিপঅ্যালাইভ OOB-এর ওপর দিয়ে

বেশ কয়েকটি প্ল্যাটফর্মে স্ট্যাক ক্যাবলের নিজস্ব EEPROM থাকে; নকল বা ক্ষতিগ্রস্ত ক্যাবল এমন একটি সদস্য হিসেবে দেখা দেয়, যা কখনো স্ট্যাকে যোগ দেয় না।

স্ট্যাকিং অপারেটরের জন্য কী বদলে দেয়

দিক	প্রভাব
পোর্টের নাম	প্রথম সংখ্যাটি সদস্য ID হয়ে যায়: `Gi2/0/1`, `xe-1/0/48`, `2:49` (পোর্টের নামকরণ ও LED)
আপলিংক	সদস্যদের মধ্যে ছড়িয়ে দেওয়া হয় (প্রতি সদস্যে একটি), যাতে একটি সদস্য বিকল হলেও স্ট্যাক সংযুক্ত থাকে; সদস্যদের জুড়ে LAG
অপটিক্সের তালিকা	`show inventory` / `show chassis hardware` প্রতিটি সদস্যের মডিউল তালিকাভুক্ত করে; একই PN এক সদস্যের সফটওয়্যার ইমেজে গ্রহণযোগ্য হলেও মিশ্র-সংস্করণের স্ট্যাকে না-ও হতে পারে
সফটওয়্যার আপগ্রেড	পুরো স্ট্যাক (কিছুতে ISSU); স্ট্যাক রিলোড হলে প্রতিটি অপটিক্স ডাউন হয়ে যায়
মাস্টার নির্বাচন	বিকল হলে পোর্ট ফরোয়ার্ড করতে থাকে (NSF), কিন্তু ম্যানেজমেন্ট অন্য সদস্যে সরে যায়
রিং বনাম চেইন	রিং একটি ক্যাবল বিকল হলেও টিকে থাকে; চেইন টেকে না
মিশ্র মডেল	ভেন্ডরের সীমাবদ্ধতা আছে (একই পরিবার, একই লাইসেন্স, কখনো একই মডেল)

MLAG-এর বিশেষ বিষয়

বিষয়	নিয়ম
পিয়ার লিংক	2 × বৃহত্তম আপলিংক গতি, LAG; অরফান পোর্টের ও ফেইলওভারের ট্র্যাফিক বহন করে
কিপঅ্যালাইভ	স্প্লিট-ব্রেন শনাক্ত করতে আলাদা পথ (OOB)
ডাউনস্ট্রিম	LACP LAG-সহ সার্ভার বা সুইচ, যার সদস্যরা দুই পিয়ারেই যায়; দুই সদস্যেই গতি/FEC অভিন্ন (ফরোয়ার্ডিংয়ের মূল বিষয়)
সঙ্গতি	সদস্য পোর্টের VLAN, MTU, STP সেটিং ও FEC দুই পিয়ারে মিলতে হবে; অমিল হলে → LAG সদস্য সাসপেন্ড
অপটিক্স	ডাউনস্ট্রিম হোস্টের দুটি DAC দুটি সুইচে গিয়ে ঢোকে: জোড়া হিসেবে কিনুন ও কোড করুন
আধুনিক বিকল্প	EVPN মাল্টিহোমিং (ESI-LAG) পিয়ার লিংক সরিয়ে দেয়; হোস্ট পর্যন্ত খাঁটি L3 পেয়ারিংই সম্পূর্ণ বাদ দেয়

জোড়া ব্যবস্থায় অপটিক্স-সংক্রান্ত বিকলতা

লক্ষণ	কারণ	কোথায় দেখবেন
স্ট্যাক সদস্য কখনো যোগ দেয় না, স্ট্যাক LED বন্ধ	স্ট্যাক ক্যাবল ঠিকমতো বসানো হয়নি, আসল নয়, বা পোর্ট VCP-তে রূপান্তর করা হয়নি	ক্যাবলের EEPROM/LED, `show switch stack-ports`, `show virtual-chassis vc-port`
VCP লিংক ফ্ল্যাপ করে, সদস্যরা আবার নির্বাচন করে	VCP-তে সীমারেখার কাছের অপটিক্স/DAC	VCP পোর্টের DDM (লিংক ফ্ল্যাপিং)
এক পিয়ারে MLAG সদস্য সাসপেন্ড	দুই পিয়ারের সদস্য পোর্টের মধ্যে FEC/গতি/MTU অমিল	পোর্ট কনফিগারেশনের রেসিপি
আপগ্রেডের পর অর্ধেক সার্ভার একটি পথ হারায়	এক পিয়ারের নতুন রিলিজ তৃতীয় পক্ষের অপটিক্স প্রত্যাখ্যান করে	সামঞ্জস্য ম্যাট্রিক্স ও ফার্মওয়্যার
পিয়ার লিংক ডাউন, স্প্লিট-ব্রেন	পিয়ার-লিংকের DAC বিকল, কিপঅ্যালাইভ ভুলভাবে কনফিগার করা	ডিজাইন: আলাদা কার্ডে দুটি সদস্য

CodingBox-এ

স্ট্যাকিং ও MLAG মডিউল গ্রহণযোগ্য হওয়ার জায়গা দ্বিগুণ করে দেয়: কোড করা একই শনাক্তকরণ তথ্য দুই সদস্যেই বা দুই পিয়ারেই পাস করতে হয়, কখনো দুটি সফটওয়্যার সংস্করণেও। একটি জোড়ার মডিউল একসঙ্গে পড়ুন ও নথিভুক্ত করুন, আর তালিকায় VCP-তে রূপান্তরিত আপলিংককে আপলিংক হিসেবেই ধরুন (Check transceiver, Code database)।

এই নিবন্ধে কোনো অশুদ্ধ তথ্য বা ভুল পেলে সংশ্লিষ্ট অংশটি নির্বাচন করুন এবং Ctrl+Enter চেপে ।