स्विच की भूमिकाएँ और टोपोलॉजी: हर ऑप्टिक कहाँ पहुँचता है

वही 100G मॉड्यूल एक रैक में सस्ता DAC है, कमरे के आर-पार SR4 है, इमारतों के बीच LR4 है और शहरों के बीच एक DWDM चैनल है। किसी पोर्ट को कौन-सा मिलता है, यह नेटवर्क में स्विच की भूमिका और उसके आस-पास की टोपोलॉजी तय करती है। यह पेज क्लासिक कैंपस टियर और डेटा-सेंटर लीफ़–स्पाइन को उन ऑप्टिक्स, दूरी और गिनती से मैप करता है जो वे दर्शाते हैं — ताकि डिज़ाइन से ही बिल ऑफ़ मटीरियल पढ़ा जा सके।

कैंपस थ्री-टियर हायरार्की और डेटा-सेंटर लीफ़–स्पाइन, हर लिंक पर ऑप्टिक्स के साथ

कैंपस: एक्सेस, डिस्ट्रीब्यूशन, कोर

टियर	भूमिका	आम पोर्ट	डाउनलिंक	अपलिंक और ऑप्टिक्स
एक्सेस	एंड डिवाइस को जोड़ता है	24–48 × RJ45 (1G/mGig, PoE) + 2–4 SFP+/SFP28 अपलिंक	कॉपर	10G/25G SR (इमारत के अंदर MMF), LR (इमारतों के बीच), कभी-कभी 1G LX
डिस्ट्रीब्यूशन / एग्रीगेशन	प्रति इमारत या फ़्लोर-ग्रुप एक्सेस स्विच को एग्रीगेट करता है	24–48 × SFP+/SFP28, 4–8 × QSFP28	10G/25G SR/LR	कोर तक 40G/100G SR4/LR4; फ़ाइबर कम होने पर CWDM/DWDM
कोर	डिस्ट्रीब्यूशन को इंटरकनेक्ट करता है, राउट करता है	QSFP28/QSFP-DD	100G/400G	साइटों के बीच LR4/FR4/ER4; लीज़्ड फ़ाइबर पर CWDM या DWDM
कोलैप्स्ड कोर	छोटी साइट: डिस्ट्रीब्यूशन + कोर एक में	मिक्स्ड	—	—

कैंपस की दूरी मीटर से लेकर कुछ किलोमीटर तक होती है: इमारतों के अंदर OM3/OM4 पर SR, इनके बीच सिंगल-मोड पर LR/LX; रीच क्लास PMD रेफ़रेंस में।

डेटा सेंटर: लीफ़–स्पाइन (Clos)

भूमिका	और किन नामों से	पोर्ट	डाउनलिंक	अपलिंक
लीफ़	ToR (top of rack), एक्सेस	48 × SFP28/SFP56 + 8 × QSFP28/QSFP-DD, या 32 × QSFP-DD	सर्वर: 25G/50G/100G — रैक में DAC (≤ 3 m), पड़ोसी रैक तक AOC/SR	हर स्पाइन तक: 100G/400G SR4/DR4/AOC (≤ 100 m)
स्पाइन	एग्रीगेशन, फ़ैब्रिक	32–64 × QSFP28/QSFP-DD/OSFP	लीफ़	सुपर-स्पाइन या बॉर्डर तक: DR4/FR4 (500 m–2 km)
सुपर-स्पाइन / कोर	पॉड इंटरकनेक्ट	हाई-रेडिक्स 400G/800G	स्पाइन	कैंपस के अंदर DR/FR; DCI के लिए ZR/ZR+ (कोहेरेंट)
बॉर्डर लीफ़	WAN/इंटरनेट की तरफ़ एज	मिक्स्ड	—	कैरियर तक LR/ER/CWDM/DWDM
मैनेजमेंट	आउट-ऑफ़-बैंड	1G RJ45/SFP	BMC, कंसोल	OOB कोर तक 1G/10G LR

अंगूठे के नियम: लीफ़–स्पाइन लिंक सभी एक जैसी स्पीड और FEC के होते हैं; सामान्य कंप्यूट के लिए 3:1 का ओवरसब्सक्रिप्शन (डाउनलिंक कैपेसिटी ÷ अपलिंक कैपेसिटी) आम है, AI और स्टोरेज के लिए 1:1 (GPU फ़ैब्रिक)।

रेल-ऑप्टिमाइज़्ड AI फ़ैब्रिक

GPU नोड हर NIC को अलग लीफ़ से जोड़ते हैं, इसलिए ज़्यादातर सर्वर लिंक रैक से बाहर जाते हैं — DAC की जगह AOC और ऑप्टिक्स — और प्रति GPU केबल की गिनती प्रति टियर एक होती है (AI क्लस्टर की केबलिंग)।

स्टोरेज और SAN

फ़ाइबर चैनल स्विच अपना फ़ैब्रिक बनाते हैं (edge–core या core–edge–core), कमरे के अंदर 16/32/64GFC SW ऑप्टिक्स और कमरों के बीच LW; ईथरनेट स्टोरेज लॉसलेस क्लास के साथ लीफ़–स्पाइन पर चलती है (SAN डिज़ाइन, लॉसलेस ईथरनेट)।

दूरी → ऑप्टिक

सेगमेंट	दूरी	मीडियम	ऑप्टिक
सर्वर से ToR	≤ 3 m	कॉपर	DAC (केबल इंटरनल्स)
सर्वर से एंड-ऑफ़-रो लीफ़	3–30 m	AOC या MMF	AOC, SR
लीफ़ से स्पाइन, एक ही हॉल	10–100 m	OM4 या SMF	SR4/SR8, DR4/DR8
हॉल/इमारतों के बीच	100 m – 2 km	SMF	DR, FR4, LR/LX
कैंपस / मेट्रो	2–40 km	SMF	LR, ER, CWDM, 4WDM
रीजनल DCI	40–120 km	SMF, एम्प्लीफ़ाइड	ZR/ZR+, DWDM ट्रांसपॉन्डर
लॉन्ग हॉल	> 120 km	SMF, एम्प्लीफ़ाइड	DWDM लाइन सिस्टम (नेटवर्क डिज़ाइन और OTN)

जहाँ फ़ाइबर कम है वहाँ प्रति स्ट्रैंड कैपेसिटी बढ़ाने के लिए CWDM या DWDM इस्तेमाल होता है; जहाँ सिर्फ़ एक स्ट्रैंड है वहाँ सिंगल-फ़ाइबर BiDi।

डिज़ाइन से ऑप्टिक्स गिनना

उदाहरण: 16 रैक का एक पॉड, प्रति रैक 32 सर्वर, प्रति सर्वर 2 × 25G, 4 स्पाइन।

आइटम	गिनती
सर्वर लिंक (2 × 25G × 32 × 16)	1 024 DAC
लीफ़ अपलिंक (16 लीफ़ × 4 स्पाइन × 2 × 100G)	128 लिंक → 256 QSFP28 SR4/DR4 + 128 MPO ट्रंक
स्पाइन से सुपर-स्पाइन (4 स्पाइन × 8 × 100G)	32 लिंक → 64 मॉड्यूल
बॉर्डर + OOB	8–16 LR मॉड्यूल, 48 1G
स्पेयर (5 %)	~20

अगर डिज़ाइन ड्यूल-प्लेन है तो दूसरे फ़ैब्रिक के लिए दो से गुणा करें।

भूमिका और पॉलिसी

भूमिका यह भी तय करती है कि प्लेटफ़ॉर्म ऑप्टिक्स को लेकर कितना सख़्त है: कैरियर और SAN गियर आमतौर पर OEM ब्रांडिंग लागू करते हैं; मर्चेंट सिलिकॉन पर डेटा-सेंटर लीफ़–स्पाइन अक्सर ढीला होता है; कैंपस एक्सेस विक्रेता के हिसाब से अलग-अलग होता है (हर NOS मॉड्यूल को कैसे वैलिडेट करता है, विक्रेता लॉक)।

CodingBox में

भूमिका के आधार पर बना बिल ऑफ़ मटीरियल PMD और पार्ट नंबर की एक लिस्ट है; CodingBox हर डिलीवर हुए मॉड्यूल को इसके आधार पर वेरिफ़ाई करता है (टाइप, रीच, तरंगदैर्ध्य, PN) और जहाँ डिज़ाइन को OEM-कंपैटिबल मॉड्यूल चाहिए वहाँ पहचान जानकारी कोड करता है (Check transceiver, Code database)।

डिज़ाइन को ख़रीद और चलते-फिरते रैक में बदलना — सिलेक्शन क्राइटीरिया, ऑप्टिक्स बिल ऑफ़ मटीरियल, कमिशनिंग चेकलिस्ट और एक्सेप्टेंस टेस्ट: सिलेक्ट और कमिशन करना; इन टोपोलॉजी के पीछे की L2/L3 मैकेनिक्स: फ़ॉरवर्डिंग बेसिक्स।

इन टोपोलॉजी के नीचे की केबलिंग — स्ट्रक्चर्ड केबलिंग हायरार्की, डेटा-सेंटर पैटर्न (EoR, MoR, ToR, ट्रंक और कैसेट), फ़ाइबर-काउंट प्लानिंग: फ़ाइबर नेटवर्क टोपोलॉजी।

अगर आपको इस सामग्री में कोई अशुद्धि या त्रुटि दिखे, तो संबंधित अंश चुनें और Ctrl+Enter दबाकर ।