CodingBox दस्तावेज़

स्टैकिंग, वर्चुअल चेसिस और MLAG

दो या ज़्यादा स्विच को एक जैसा व्यवहार करने लायक़ बनाया जा सकता है: एक स्टैक या वर्चुअल चेसिस डेडिकेटेड लिंक पर एक कंट्रोल प्लेन शेयर करता है, जबकि MLAG (मल्टी-चेसिस LAG) दो स्वतंत्र कंट्रोल प्लेन बनाए रखता है और सिर्फ़ डाउनस्ट्रीम डिवाइस को यह सोचने पर मजबूर करता है कि वह एक ही स्विच से जुड़ा है। दोनों ही यह बदल देते हैं कि पोर्ट को क्या कहा जाता है, कौन-से पोर्ट इस्तेमाल होते हैं, उनमें कौन-सी केबल या ऑप्टिक्स की इजाज़त है और फ़ेल हुआ लिंक कैसा बर्ताव करता है। यह पेज हर विक्रेता की टेक्नोलॉजी, उनके केबलिंग और ऑप्टिक्स के नियम, विकल्प, और ट्रांसीवर साइड पर क्या देखना है — यह सब सूचीबद्ध करता है।

एक कंट्रोल प्लेन वाली स्टैक रिंग बनाम पीयर लिंक और ड्यूल-होम्ड सर्वर वाला MLAG पेयर

तीन तरीक़े

तरीक़ाकंट्रोल प्लेनडेटा प्लेनसामान्य स्केलफ़ेल्योर डोमेन
स्टैक (फ़िक्स्ड स्विच की रिंग/चेन)एक (मास्टर + मेंबर)स्टैक केबल पर शेयर्ड बैकप्लेन2–10 यूनिट, एक रैक/क्लोज़ेटमास्टर फ़ेल्योर या सॉफ़्टवेयर बग पर पूरा स्टैक
वर्चुअल चेसिस / क्लस्टर (फ़्रंट पोर्ट पर दो या ज़्यादा चेसिस या फ़िक्स्ड स्विच)एकइंटर-चेसिस लिंक के आर-पार फ़ॉरवर्डिंग2 (कभी-कभी ज़्यादा), कई कमरों में फैल सकता हैदोनों
MLAG / vPC / VLT / VSXदो स्वतंत्रपीयर लिंक + कीपअलाइव; हर स्विच लोकली फ़ॉरवर्ड करता है2एक स्विच; दूसरा फ़ॉरवर्ड करता रहता है
ECMP के साथ L3 लीफ़–स्पाइन (कोई पेयरिंग नहीं)स्वतंत्ररूटेडकोई भीएक लिंक या बॉक्स; बाक़ी अप्रभावित

विक्रेता के हिसाब से टेक्नोलॉजी

विक्रेतास्टैकिंगचेसिस-स्टाइल वर्चुअलाइज़ेशनMLAG-टाइप पेयरिंग
Ciscoडेडिकेटेड रियर केबल पर StackWise (Catalyst 9200/9300: StackWise-160/480/1T); FlexStack (2960-X)फ़्रंट 40G/100G ऑप्टिक्स पर StackWise Virtual (Catalyst 9500/9600); Nexus 2000 FEXvPC (Nexus)
Juniperडेडिकेटेड VCP या कन्वर्ट किए गए QSFP+/QSFP28 अपलिंक पर Virtual Chassis (EX2300…EX4650, QFX5100/5120)Virtual Chassis Fabric (spine-leaf VC)MC-LAG; अब EVPN-multihoming को प्राथमिकता
HPE Arubaफ़्रंट पोर्ट पर VSF (AOS-CX 6200/6300); 6300 पर केबल के साथ बैकप्लेन स्टैकिंगISL पर VSX (8320/8325/8400)VSX MLAG-स्टाइल है (दो कंट्रोल प्लेन)
HPE/H3Cफ़्रंट 10G/40G/100G पोर्ट पर IRF (Comware)IRF चेसिस के आर-पार फैलता हैM-LAG (Comware 7)
Huaweiस्टैक कार्ड या फ़्रंट पोर्ट पर iStack (S-series)CSS (cluster switch system, चेसिस)M-LAG (CloudEngine)
Dellफ़्रंट पोर्ट पर स्टैकिंग (OS10 fixed)—VLT (Virtual Link Trunking)
Aristaकोई नहीं—MLAG (फ़्रंट पोर्ट पर पीयर लिंक)
Extremeरियर या फ़्रंट पोर्ट पर SummitStack (EXOS); VOSS क्लस्टरिंग—MLT/SMLT, vIST (VOSS)
Ruckus10G/40G फ़्रंट पोर्ट पर स्टैकिंग (ICX)——
Nvidia / Cumulusकोई नहीं—पीयर बॉन्ड पर MLAG (CLAG)
SONiCकोई नहीं—MCLAG (कम्युनिटी/विक्रेता इम्प्लिमेंटेशन)
MikroTikकोई नहीं—MLAG (RouterOS 7, CRS3xx/5xx)
Brocade FC——फ़ैब्रिक, पेयरिंग की ज़रूरत नहीं (SAN डिज़ाइन)

स्टैकिंग के लिए केबलिंग और ऑप्टिक्स

स्टैक टाइपकेबल / मॉड्यूलऑप्टिक्स के नियम
डेडिकेटेड रियर स्टैक पोर्ट (StackWise, 6300 backplane, iStack cards)प्रोप्राइटरी केबल, 0.5–3 m, 40–480 Gb/s एग्रीगेट, स्पेशल कनेक्टरकोई ट्रांसीवर नहीं; केबल विक्रेता-विशिष्ट होती हैं और जाँची जाती हैं
फ़्रंट-पोर्ट स्टैकिंग / QSFP+/QSFP28 पर VCP (Juniper VC, IRF, VSF, अपलिंक पर iStack, ICX)स्टैंडर्ड 40G/100G DAC, AOC या ऑप्टिक्स — पोर्ट को स्टैक मोड में कन्वर्ट किया जाता है (request virtual-chassis vc-port set pic-slot 0 port 48)अपलिंक जैसी ही ऑप्टिक्स पॉलिसी लागू होती है; रैक के भीतर सामान्य चुनाव DAC है, कमरों के बीच AOC/SR4/LR4 (Juniper VC इमारतों के आर-पार लॉन्ग-रीच VCP की इजाज़त देता है); पोर्ट को VCP में बदलने से वह अपलिंक पूल से बाहर हो जाता है
StackWise Virtual / CSS / VSX ISLस्टैंडर्ड ऑप्टिक्स के साथ 2–4 × 40G/100G फ़्रंट पोर्टलिंक मेंबर एक जैसे मॉड्यूल होने चाहिए; ISL लॉस से पेयर अलग हो जाता है
MLAG पीयर लिंकपेयर के बीच 2+ × 40/100/400G (एक रैक में DAC)पेयर में सबसे तेज़, सबसे रिडंडेंट लिंक होना चाहिए; OOB पर पीयर कीपअलाइव

कई प्लेटफ़ॉर्म पर स्टैक केबल की अपनी EEPROM होती है; नॉन-जेन्युइन या डैमेज्ड केबल ऐसे मेंबर की तरह दिखती है जो कभी जॉइन नहीं करता।

स्टैकिंग ऑपरेटर के लिए क्या बदलती है

पहलूअसर
पोर्ट के नामपहला नंबर मेंबर ID बन जाता है: Gi2/0/1, xe-1/0/48, 2:49 (पोर्ट नेमिंग और LED)
अपलिंकमेंबर के आर-पार फैले होते हैं (प्रति मेंबर एक) ताकि किसी मेंबर के फ़ेल होने पर भी स्टैक कनेक्टेड रहे; मेंबर के आर-पार LAG
ऑप्टिक्स इन्वेंट्रीshow inventory / show chassis hardware प्रति मेंबर मॉड्यूल लिस्ट करता है — वही PN एक मेंबर के सॉफ़्टवेयर इमेज पर स्वीकार हो सकता है और मिक्स्ड-वर्शन स्टैक पर नहीं
सॉफ़्टवेयर अपग्रेडपूरा स्टैक (कुछ पर ISSU); स्टैक रीलोड हर ऑप्टिक को डाउन कर देता है
मास्टर इलेक्शनफ़ेल्योर पर पोर्ट फ़ॉरवर्ड करते रहते हैं (NSF) लेकिन मैनेजमेंट शिफ़्ट हो जाता है
रिंग बनाम चेनरिंग एक केबल फ़ेल्योर झेल लेती है; चेन नहीं
मिश्रित मॉडलविक्रेता के अनुसार सीमित (एक ही फ़ैमिली, एक ही लाइसेंस, कभी-कभी एक ही मॉडल)

MLAG की ख़ासियतें

आइटमनियम
पीयर लिंकसबसे बड़ी अपलिंक स्पीड का 2 ×, LAG; ऑर्फ़न-पोर्ट और फ़ेलओवर ट्रैफ़िक ले जाता है
कीपअलाइवस्प्लिट-ब्रेन पकड़ने के लिए अलग पाथ (OOB)
डाउनस्ट्रीमसर्वर या स्विच जिसका LACP LAG दोनों पीयर तक जाता है — दोनों मेंबर पर एक जैसी स्पीड/FEC (फ़ॉरवर्डिंग बेसिक्स)
कंसिस्टेंसीदोनों पीयर पर मेंबर पोर्ट के VLAN, MTU, STP सेटिंग और FEC मेल खाने चाहिए; मिसमैच → LAG मेंबर सस्पेंड
ऑप्टिक्सडाउनस्ट्रीम होस्ट के दो DAC दो स्विच पर पहुँचते हैं: इन्हें पेयर के तौर पर ख़रीदें और कोड करें
आधुनिक विकल्पEVPN multihoming (ESI-LAG) पीयर लिंक हटा देता है; होस्ट तक शुद्ध L3 पेयरिंग को पूरी तरह हटा देता है

पेयर्ड सिस्टम में ऑप्टिक्स से जुड़ी खराबियाँ

लक्षणकारणकहाँ देखें
स्टैक मेंबर कभी जॉइन नहीं होता, स्टैक LED बंदस्टैक केबल ग़लत तरीक़े से बैठी है, जेन्युइन नहीं है, या पोर्ट VCP में कन्वर्ट नहीं हुआकेबल EEPROM/LED, show switch stack-ports, show virtual-chassis vc-port
VCP लिंक फ़्लैप करता है, मेंबर दोबारा इलेक्ट होते हैंVCP पर मार्जिनल ऑप्टिक्स/DACVCP पोर्ट पर DDM (लिंक फ़्लैपिंग)
एक पीयर पर MLAG मेंबर सस्पेंडपीयर के मेंबर पोर्ट के बीच FEC/स्पीड/MTU मिसमैचपोर्ट कॉन्फ़िगरेशन रेसिपी
अपग्रेड के बाद आधे सर्वर का एक पाथ चला जाता हैएक पीयर का नया रिलीज़ थर्ड-पार्टी ऑप्टिक्स को रिजेक्ट करता हैसंगतता मैट्रिक्स और फ़र्मवेयर
पीयर लिंक डाउन, स्प्लिट-ब्रेनग़लत कॉन्फ़िगर की गई कीपअलाइव के साथ पीयर-लिंक DAC फ़ेल्योरडिज़ाइन: अलग-अलग कार्ड पर दो मेंबर

CodingBox में

स्टैकिंग और MLAG उन जगहों की संख्या दोगुनी कर देते हैं जहाँ मॉड्यूल को स्वीकार किया जाना ज़रूरी है: वही कोडेड पहचान दोनों मेंबर या दोनों पीयर पर पास होनी चाहिए, कभी-कभी दो सॉफ़्टवेयर वर्शन पर। पेयर के मॉड्यूल को साथ पढ़ें और दर्ज करें, और VCP में कन्वर्ट किए गए अपलिंक को इन्वेंट्री में अपलिंक ही मानें (Check transceiver, Code database)।

अगर आपको इस सामग्री में कोई अशुद्धि या त्रुटि दिखे, तो संबंधित अंश चुनें और Ctrl+Enter दबाकर ।